精华内容
下载资源
问答
  • D触发器原理-D触发器电路
  • 解析触发器电路

    2020-10-22 13:46:31
    触发器(trigger)是个特殊的存储过程,它的执行不是由程序调用,也不是手工启动,而是由事件来触发,...更常用的是两个简单D触发器级联而成的在时钟下跳沿锁存信号的边缘D触发器,广泛应用于计数器、运算器、存储器
  • 【转载】门电路组成D触发器

    万次阅读 2018-10-12 17:45:57
    5.4.1 D触发器电路结构与工作原理  简单的钟控D触发器的逻辑电路如图5.4.1所示。它也是在基本的RS触发器的基础上发展而来的。D触发器只有一个数据端。  下面结合其电路结构分析其工作原理。      当时钟...

     

    本文转载自http://www.elecfans.com/book/623/

    5.4.1  D触发器电路结构与工作原理

        简单的钟控D触发器的逻辑电路如图5.4.1所示。它也是在基本的RS触发器的基础上发展而来的。D触发器只有一个数据端。

        下面结合其电路结构分析其工作原理。

     
     

        当时钟信号CP = 0时,经G3和G4与非门后,得,所以D触发器得逻辑状态保持不变。

        当时钟信号CP = 1时,经G3和G4与非门后,得,代入基本RS触发器得特性方程可得:

                         (5.4.1)

    上式即为D触发器特性方程,根据基本RS触发器约束条件:

                       

    所以钟控D触发器输入端没有约束条件得限制。从式(5.4.1)的特性方程可以看出其工作得特点为:CP = 0时,触发器状态保持不变;CP = 1时,触发器的输出端接收输入端D的数据,保存在输出端。根据这一特性可以作出其状态图如图5.4.2所示,其逻辑状态转移真值表如表5.4.1所示。

     

     例5.4.1 在图5.4.1所示的钟控D触发器中,已知CPD的波形如图5.4.3所示,试画出输出端的电压波形。设初始状态

    解:钟控D触发器的工作特点是在时钟信号为1期间,输出端根据输入端D的数据而发生变化。根据这一特点作出输出端的电压波形如图5.4.3所示。

    5.4.2  边沿D触发器

        钟控D触发器同样存在CP = 1期间的多次翻转现象。只有采用边沿结构的D触发器才能解决这个问题,使输出端的值只与时钟信号边沿时刻所对应的D数据有关。图5.4.4为维持阻塞D触发器逻辑电路图和符号。

    电路中是异步复位、置位功能端,其作用如下:

    (1)当时,门G2输出为1,即;同时的低电平送到了G3,则G3输出为1,G1的三个输入端都为1,G1则输出为0,即,触发器复位。

    (2)当时,G1输出为1,即;同时的低电平送到了G5,则G5输出为1,如果CP = 1,则G3的三个输入端都为1,G3输出为0,得G4的输出为1,从而得出G2输出为0,即,如果CP = 0,G3 和G4输出都为1,得G2输出为0,即,触发器置位。

     
     

    从分析的结果来看,的复位和置位与时钟信号CP无关,都是低电平有效。

        中没有低电平出现时,在时钟信号的边沿作用下,输出端的逻辑状态与输入端的数据D有关。其工作原理如下:

        (1)当D= 0时

    CP= 0时,G3、G4的输出为1,G6 输出为1,G5输出为0,此低电平封锁了G3。在CP01时刻,G4的输入端的时钟信号变为1,其全部的输入端都是1,所以G4输出为0,从而。G4输出0送到了G6,此时即使D的数据发生变化,G6的输出也不会改变。所以将G4到G6的连线称为置0维持线。G3到G4的连线称为置0阻塞线。

    (2) 当D= 1时

    CP= 0时,G3、G4的输出为1,G6 输出为0,此低电平封锁了G4,G5输出为1。在CP01时刻,G3的输入端的时钟信号变为1,其全部的输入端都是1,所以G3输出为0,从而。G3输出0送到了G5,此时即使D的数据发生变化,G5的输出也不会改变。所以将G3到G5的连线称为置1维持线。G5到G6的连线称为置1阻塞线。

       通过上面的分析可知,由于采用了维持阻塞结构,在CP信号的上升沿到来时将D的数据送到了输出端,具有边沿触发特性,在CP信号上升沿之后,D的数据即使发生变化,也不会影响到输出端。其抗干扰能力比主从结构的触发器强。

        边沿D触发器的特性方程为:

    。                           (5.4.2)

    例5.4.2 在图5.4.4所示的边沿D触发器中,已知CPD波形如图5.4.5所示,试画出输出端的电压波形。设初始状态

      

     

    解:根据边沿D触发器的工作特点,电路中是直接复位、置位功能端,与此时的CPD信号无关,在同时为高电平时,时钟信号的上升沿到来时将D的数据保存到输出端。作出输出端的电压波形如图5.4.5所示。

       利用CMOS传输门也可以组成钟控D触发器。其电路结构如图5.4.6所示。电路由两个传输门和两个-组成。

    CP = 0时,TG1导通,TG2关断,此时的等效电路如图5.4.7(a)所示,触发器的输出端的值与输入端D有关,即:。当CP = 0时,TG2导通,TG1关断,此时的等效电路如图5.4.7(b)所示,触发器的输出端的状态保持不变。

           利用CMOS传输门也可以组成边沿D触发器,其电路结构如图5.4.8所示。

     
     

    电路采用的是主从结构,将两个CMOS传输门组成的钟控D触发器连接而成。图中的虚线表明的是D触发器的异步复位、置位功能端RD、SD,是高电平有效复位和置位。

    CP = 0时,TG1导通,TG2关断,TG3关断,TG4导通,此时的等效电路如图5.4.9(a)所示,触发器的输出端跟随输入端D的数据变化而变化,而输出端的值保持不变。


     

    CP = 1时,TG2导通,TG1关断,TG4关断,TG3导通,此时的等效电路如图5.4.9(b)所示,触发器的输出端的值取决与的值,也就是说在时钟信号的上升沿到来时,将主触发器的数据送到输出端保存下来,而在时钟信号下降沿前夕,的值是等于此时的输入端D的值,所以在CP01时,输出端接收D的数据,也就是边沿触发器的特点。其逻辑符号如图5.4.4(b)所示。

    展开全文
  • D触发器二分频电路

    2020-07-15 05:22:18
    本文主要为D触发器二分频电路图,下面一起来学习一下
  • 数字电子技术和模拟电子技术中的 时序电路触发器 基本RS触发器 同步RS触发器 主从RS触发器 JK触发器 主从D触发器 总结

    本文原创首发CSDN,链接 https://blog.csdn.net/qq_41464123/article/details/90084796 ,作者博客https://blog.csdn.net/qq_41464123 ,转载请带上本段文字,尤其是脚本之家、码神岛等平台,谢谢配合。


    《电子技术》之数电部分  即将结束

    今天花了一个晚上总结归纳了时序逻辑电路的相关知识

    特意写个总结,以便之后需要时能够及时巩固。

     

    使用教材:《电子技术》第三版 高有华

    一:基本RS触发器

    PS:我的目标是记住各个触发器的真值表,学会各个触发器的波形画法,下同。

    以上是基本RS触发器的电路结构和逻辑结构,了解一下即可。

    重点:真值表:

    波形在例题9-1,总体来说就是只要R或者S其中一个变了,那么输出Q可能会发生转换,所以要重新判断,其余情况保持即可。


    二:同步RS触发器

    真值表:

    总体来说 都是0就不变,都是1就不确定,不然看S,S是1,输出就是1,反之就是0

    波形:


     三:主从RS触发器

    真值表:

    CP=1 保持

    CP=0

    R

    S

    Q

    0

    0

    不变

    0

    1

    1

    1

    0

    0

    1

    1

    不定

    波形见例题9-4


    本文原创首发CSDN,链接 https://blog.csdn.net/qq_41464123/article/details/90084796 ,作者博客https://blog.csdn.net/qq_41464123 ,转载请带上本段文字,尤其是脚本之家、码神岛等平台,谢谢配合。


    四:JK触发器

    真值表:


     五:D触发器

    真值表:

     

    波形见例题9-6


    作业是我用钢笔做的,书写墨汁方面比较尴尬。

    先是目录,作业是红色打勾部分:

    另外作业不一定完全正确,如有不足之处,欢迎指出!

    展开全文
  • D触发器二分频电路

    万次阅读 2016-04-22 09:20:03
    D 触发器

    D触发器二分频电路

    有时真的要感慨一下自己电路学的够烂的,啥都不会,做示波器要学习分频电路,学呗。。

     

    将D触发器的Q非端接到数据输入端D即可实现二分频,说白了就是CLK时钟信号的一个周期Q端电平反转一次,很好理解。

    S 和R 接至基本RS 触发器的输入端,它们分别是预置和清零端,低电平有效。当S=1且R=0时,不论输入端D为何种状态,都会使Q=0,Q非=1,即触发器置0;当S=0且R=1时,Q=1,Q非=0,触发器置1,S和R通常又称为直接置1和置0端。我们设它们均已加入了高电平,不影响电路的工作。

     

    今天也简单看看74系列芯片,也总结一下:

     

    1.74ls为TTL电平,74hc为CMOS电平

    2.TTL不能直接驱动CMOS电平,需要加上拉电阻,而CMOS可以直接驱动TTL

    3.TTL器件需5V供电才能工作,CMOS则为2-6V

    4.74系列为民用,54系列为军工产品

    分类: 电子电路
    展开全文
  • CMOS D触发器足主-从结构形式的一种边沿触发器,CMOS T型触发器、JK触发器、计数单元、移位单元和各种时序电路都由其组成,因此仪以CMOS D触发器为例进行说明。  图1是用CMOS传输门和反相器构成的D...
  • 计数器
  • 与TTL兼容的施密特触发器电路

    千次阅读 2015-05-16 15:46:20
    摘要: 图1所示为用两个TTL门构成的施密特触发器电路。图中 G1为与非门,G2为反相器,vⅠ通过电阻R1和R2来控制门的状态。因为R1R2值不能取很大,因此串接二极管D,防止vO=VOH时,G2的负载电流过大。 图1 两级TTL门构成 ...

    用TTL门构成的施密特触发器

    2015-2-10 06:25| 发布者: admin| 查看: 120| 评论: 0    手机阅读

    摘要: 图1所示为用两个TTL门构成的施密特触发器电路。图中 G1为与非门,G2为反相器,vⅠ通过电阻R1和R2来控制门的状态。因为R1R2值不能取很大,因此串接二极管D,防止vO=VOH时,G2的负载电流过大。 图1 两级TTL门构成 ...
    width="710" height="60" frameborder="0" marginwidth="0" marginheight="0" vspace="0" hspace="0" allowtransparency="true" scrolling="no" allowfullscreen="true" id="aswift_0" name="aswift_0" style="word-wrap: break-word; left: 0px; position: absolute; top: 0px;">
    <iframe id="cproIframe_u104256_3" width="300" height="250" src="http://pos.baidu.com/acom?adn=4&at=166&aurl=&cad=1&ccd=24&cec=GBK&cfv=17&ch=0&col=zh-CN&conBW=0&conOP=1&cpa=1&dai=3&dis=0&layout_filter=image&ltr=https%3A%2F%2Fwww.baidu.com%2Flink%3Furl%3DXaXqLJyz57vY5adcONNI0tm1mLv0ViAB2UmALF2rsMkBnbgAgui2W12qlR01xkj9o3b9QnxQco2vmlNR2Lfh9kncBYa0-1uZJDKFlqoAsaC%26ie%3Dutf-8%26f%3D8%26tn%3Dbaiduhome_pg%26wd%3DTTL%25E6%2596%25BD%25E5%25AF%2586%25E7%2589%25B9%25E8%25A7%25A6%25E5%258F%2591%25E5%2599%25A8%26inputT%3D965&ltu=http%3A%2F%2Fwww.diangon.com%2Fwenku%2Frd%2Fdianzi%2F201502%2F00019085.html&lu_161=0&lunum=6&n=liliangvs_cpr&pcs=1350x663&pis=10000x10000&ps=660x201&psr=1366x768&pss=1350x1014&qn=121e10b9300459d8&rad=&rsi0=300&rsi1=250&rsi5=1&rss0=%23FFFFFF&rss1=%23FFFFFF&rss2=%23008000&rss3=%23000000&rss4=%23444444&rss5=&rss6=%23e10900&rss7=&scale=&skin=tabcloud_skin_2&stid=5&td_id=104256&titFF=%E5%AE%8B%E4%BD%93&titFS=14&titTA=left&tn=text_default_300_250&tpr=1431733192072&ts=1&version=2.0&xuanting=0&dtm=BAIDU_DUP2_SETJSONADSLOT&dc=2&di=u104256&ti=%E7%94%A8TTL%E9%97%A8%E6%9E%84%E6%88%90%E7%9A%84%E6%96%BD%E5%AF%86%E7%89%B9%E8%A7%A6%E5%8F%91%E5%99%A8%20-%20%E7%94%B5%E5%AD%90%E6%8A%80%E6%9C%AF%20%E7%94%B5%E5%B7%A5%E8%AE%BA%E5%9D%9B&tt=1431733192055.166.268.269" align="center,center" marginwidth="0" marginheight="0" scrolling="no" frameborder="0" allowtransparency="true" style="word-wrap: break-word;"></iframe>
        图1所示为用两个TTL门构成的施密特触发器电路。图中 G1为与非门,G2为反相器,v通过电阻R1R2来控制门的状态。因为R1R2值不能取很大,因此串接二极管D,防止vO=VOH时,G2的负载电流过大。
    图1 两级TTL门构成的施密特触发器
        当输入v=0时,门G1截止,vO=VOH;门G2导通,输出vO=VOL。当v逐步上升,使二极管D导通,则:
        式中,VD为二极管D导通压降,VOL≈0.3V≈0V.当v1上升到Vth时,由于G1另一输入端v1'仍低于Vth,电路状态不变。当v逐步上升至使v1Vth(Vth为TTL门阈值电平)时,门G1将由截止转为导通;门G2由导通转为截止,vO=VOH,触发器发生一次翻转。此时v为上限触发电平,如果忽略v1'=Vth时G1的输入电流,则可得到
    故得
        只要输入v>VT+,触发器就处于输出 vO=VOH的稳定状态。
        当输入v逐步下降时,只要vVth,门G1将由导通转为截止,vO=VOH;门G2由截止转为导通,vO=VOL,触发器再次发生翻转,此时v为下限触发电平VT-=Vth,因此,电路的回差电压
         调整电阻R1R2得分压值,可以改变回差大小。

    转载请注明本文地址: http://www.diangon.com/wenku/rd/dianzi/201502/00019085.html
    展开全文
  • 带有使能端的T触发器怎么接成D触发器?求教。谢谢。~~~~~~~~~~~~~~~~~
  • 将差分输出(隔离式)放大器产品连接到单端输入ADC 无论您是检测工业三相伺服电机系统、电动汽车电池管 理系统还是光伏逆变器中的电流,通常都需要包含某种 安全隔离方案。安全相关标准定义了与特定设计相关的 终端...
  • 有关D触发器的例题 抄自慕课上的一个题目,注意第二个触发器反相输出端同时连接到复位端 JK触发器构成异步触发器,注意是上升沿还是下降沿触发 以下是列写三个触发器方程的过程,从Q2Q1Q0=000开始的状态表...
  • 图中所示是用CMOS电路D触发器组成的触摸式反转开关。图中在CL端与触摸点K之间加入了一个或非门组成的单稳态触发器,它将手指触摸时送进来的电压,展宽成一个固定宽度
  • D触发器

    万次阅读 多人点赞 2018-09-23 20:26:34
    D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,触发器具有两个稳定状态,即"0"和"1",在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。在这里讲解边沿触发...
  • 时序逻辑电路D触发器,JK触发器构成的异步加法器,同步加法器,异步减法器。Multisim仿真电路,里面包含三个电路
  • D触发器的二分频电路

    千次阅读 2011-08-22 13:02:00
    D触发器的Q非端接到数据输入端D即可实现二分频,说白了就是CLK时钟信号的一个周期Q端电平反转一次,很好理解。 S 和R 接至基本RS 触发器的输入端,它们分别是预置和清零端,低电平有效。当S=1且R=0时,不论输入端D...
  • 然而,只要对D触发器的外围电路加以改进,根据其基本逻辑功能。就可充分发挥其独特的作用。数字装置中常用的脉冲宽度检测电路,对脉冲信号的宽度进行识别,例如,当输入脉冲的宽度为一个特定值时。便产生一个响应,...
  • 文章目录一、D触发器简介二、在 Quartus-II 中自己用门电路设计一个D触发器三、在 Quartus-II 中直接调用一个D触发器电路四、在 Quartus-II用Verilog语言写一个D触发器五、参考???? 一、D触发器简介 D触发器是一种...
  • 本文给出多输入变量时序逻辑网络的一种新型结构:将D触发器和数据选择器进行组合,构成既有存储功能又有数据选择功能的多输入时序网络,并给出设计过程中不需要进行函数化简的设计技术。  1 基本原理  1.1 基本...
  • 2、在 Quartus-II 中直接调用一个D触发器电路,进行仿真,时序波形验证,与2做比较; 一、认识D触发器 D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是...
  • 电子电路设计——三人抢答电路D触发器版)

    千次阅读 热门讨论 2020-04-26 10:25:25
    三人的抢答按钮(s1, s2, s3)均置于高电平,当按下抢答按键后,电位变为低电平,经过与非门电路后产生下降沿并输入至对应触发器中。 3.寄存器状态: 寄存器D端均为0电位,当CP端接收到下降沿信号时,触发...
  • 今天遇到一个解码编码器的触发器鉴相电路,看到D触发器一下蒙了,似乎懂,但又不懂的样子,还没找到数电书,网上搜了搜,还是简单总结一下。 要了解D触发器,首先要了解RS触发器和同步RS触发器这些,SO,,,一步一步...
  • D触发器基本原理

    2021-04-19 21:27:53
    触发器电路简介  触发器有很多种类,这里主要论述D触发器D触发器是CMOS数字集成电路单元中时序逻辑电路中的重要组成部分之一,学习D触发器具有十分重要的意义,可以帮助了解数字集成电路的单元。  D触发器属于...
  • D触发器原理

    2012-08-31 15:03:48
    1 维持阻塞D触发器电路结构 维持阻塞D触发器电路如图1所示。从电路的结构可以看出,它是在基本RS触发器的基础之上增加了四个逻辑门而构成的,C门的输出是基本RS触发器的置“0”通道,D门的输出是基本RS触发器的...
  • D触发器构造边沿触发器

    千次阅读 2019-12-21 13:47:29
    文章目录1 用D触发器构造边沿触发器 1 用D触发器构造边沿触发器 首先来回顾一下D触发器: 为了确保数据的可靠,我们需要构造边沿触发器,改进后的电路结构如下: 电路分析如下: 通过上图我们可以看到只有触发端...
  • 主从D触发器的实现及建立保持时间详解 1. 双稳态电路 双稳态电路原理图如下图所示,可以用来构成存储单元(锁存器,触发器),SRAM等。 2. RS锁存器 电路结构及真值表如下图所示: 3. 带时钟信号的D锁存器 4. 基于...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 878
精华内容 351
关键字:

d触发器电路