精华内容
下载资源
问答
  • 同样,我们有三种描述触发器逻辑功能的方法,一是特性方程,二是特性表,三是状态转换图【图1,2, 3,4】 图1 RS触发器的状态转换图 图2 JK触发器的状态转换图 图3 T触发器的状态转换图和逻辑符号 图4 ...
  • 这种触发器的逻辑功能是:不论触发器原来的状态如何,输入端的数据D(无论D=0,还是D=1)都将在时钟clk的上升沿被送入触发器,使得Q=D。其特征方程可描述为Qn+1=Dn。D触发器的真值表二:带复位端的D触发器D触发器...

    一:最简D触发器

    D为信号 输入端,clk为时钟控制端,Q为信号输出端。这种触发器的逻辑功能是:不论触发器原来的状态如何,输入端的数据D(无论D=0,还是D=1)都将在时钟clk的上升沿被送入触发器,使得Q=D。其特征方程可描述为Qn+1=Dn。

    81d485e384c45ea2eafaaec1635cc7d9.png

    f5571ada902e5c09cee7b2b2adc1352d.png
    D触发器的真值表

    f91935b24a1fcfb85a9773ec8d1d857f.png

    二:带复位端的D触发器

    在D触发器的实际使用过程中,有时候需要一个复位端(也称清零端)

    47c174647b184ab1e5f99a89ca7d78fa.png

    电路上电时,电路的逻辑处于不定状态,复位脉冲的到来将电路初始化为Q=0的状态。随后,在时钟的控制下输出端D的数据在每个时钟上升沿被置到输出端Q。

    (1)同步清零代码

    f52a3197de8038c23713bbffdbc40f38.png

    (2)异步清零代码

    7f791f734bf49a604e9fb96ba69af7be.png

    同步清零和异步清零触发器的电路代码只是在always后的敏感向量表上有所不同。对于同步清零,并不是清零信号一变化电路马上就会被置0,清零信号有效后需等待时钟的有效边沿到来后电路才会有动作,因此不应把清零信号写入敏感向量表中。而异步清零时,只要清零信号有效,电路就会马上更新,输出置0,因此对于异步电路,清零信号有必要写入敏感向量表中。

    展开全文
  • 触发器功能

    2020-10-30 12:48:52
    触发器的电路结构和工作 主从D触发器的电路结构和工作原理 典型的主从D触发器集成电路 主从D触发器懂得动态特性 其他电路结构的触发器 触发器的逻辑功能 D触发器 JK触发器 ...D触发器逻辑功能的转化 ...

    0. 相关概念

    触发: 对时钟脉冲边沿明爱的状态更新。

    触发器: 具有触发工作特性的存储单元。

    • 上升沿触发:对上升沿敏感。
    • 下降沿触发:对下降沿敏感。

    CP:上升沿敏感的时钟信号。

    CP\overline{CP}:下降沿敏感的时钟信号。

    1. RS触发器

    (1)逻辑符号:
    在这里插入图片描述

    (2)功能:

    触发沿 Qn+1Q^{n+1}
    S = 0,R = 0 保持
    S = 1,R = 0 1
    S = 0,R = 1 0

    (3)特性方程:

    Qn+1=S+RQnSR=0 Q^{n+1}=S + \overline{R}Q^n,SR = 0

    2. D触发器

    (1)逻辑符号:

    在这里插入图片描述

    (2)功能:

    触发时 Qn+1Q^{n+1}
    D = 0 0
    D = 1 1

    C1时钟信号控制的只是器件的工作状况。而真正的输入是由D决定的。

    (3)特性方程:
    Qn+1=D Q^{n+1} = D

    (4)构成其他触发器:

    • 构成JK触发器
      在这里插入图片描述

    • 构成T触发器
      在这里插入图片描述

    • 构成T`触发器
      在这里插入图片描述

    3. JK触发器

    (1)逻辑符号:
    在这里插入图片描述
    (2)功能:

    下降沿时 Qn+1Q^{n+1}
    J=0,K=0 保持
    J=0,K=1 置0
    J=1,K=0 置1
    J=1,K=1 翻转

    时钟信号在高电平,低电平, Qn+1Q^{n+1}上升沿,均保持

    (3)特征方程:
    Qn+1=JQn+KQn Q^{n+1} =J\overline{Q^n} + \overline{K}Q^n

    (4)构成其他触发器:

    • 构成T’触发器
      在这里插入图片描述

    • 构成T触发器
      在这里插入图片描述

    4. T触发器

    (1)逻辑符号:
    在这里插入图片描述
    (2)功能:

    触发沿时 Qn+1Q^{n+1}
    T = 0 保持
    T = 1 翻转

    (3)特性方程:
    Qn+1=TQn+TQn Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n

    5. T`触发器

    (1)逻辑符号:
    在这里插入图片描述

    (2)功能:翻转

    (3)特征方程:

    Qn+1=Qn Q^{n+1} = \overline{Q^{n}}

    展开全文
  • 大多数D触发器逻辑电路中是用来存储数据的。那么存在的问题是D Latch(D锁存器)和D-Flip-Flop(D触发器)有着什么样的区别呢?最明显的区别就是,D锁存器的使能端是高电平使能,而在D触发器中是使用上升沿有效来...

    大多数D触发器在逻辑电路中是用来存储数据的。那么存在的问题是D Latch(D锁存器)D-Flip-Flop(D触发器)有着什么样的区别呢?

    最明显的区别就是,D锁存器的使能端是高电平使能,而在D触发器中是使用上升沿有效来进行使能的。

    d4f5e79575e03cf03f9aebcc8cfb9459.png
    D锁存器

    8574e8634c80a9f678a0b3fcc2df9953.png
    D 触发器

    如果在ENABLE端口,电容取值

    ,电阻取值 1K,则很容易得到时间常数为0.1ms,即会得到一个高脉冲,且其宽度大致为0.1ms。

    同时应当注意的是,这个上升沿有效的表达(脉冲形式)也可以使用逻辑电路非门和与门来实现,

    0fdfcdbe6dc22ca2eaf7b7e5601848b2.png

    当初始状态,即输入为0时,与门的两个输入量分别是0和1,输出自然是0。但是当有一个高电平来时,由于与门需要一定的时间去进行状态转换(几个ns的时间),则会存在几个ns的时间让与门的两个输入同时保持在高电平,这时就会产生一个高电平,也就是会形成一个几ns的脉冲。

    值的注意的是,如果需要改变这一个时间,可以在与门的第二个输入串入3个/5个非门,来改变时间。


    从时序图来看D触发器和D锁存器的不一样的情况

    对于D Latch:在ENABLE为高电平期间,输出Q状态同输入D状态变化一致;

    而对于D-Flip-Flop:仅仅在ENABLE的上升沿,输出Q会随着输入的D一致,其余情况保持不变。

    上述电路的实现可以使用74LS08(与门)和74LS02(或非门)来实现。

    展开全文
  • 边沿触发器 || D触发器 || JK触发器 || 逻辑功能转换 || 脉冲工作特性 || 重难点 || 数电1.触发器基础前面介绍了门控锁存器。对于门控锁存器,在控制信号C有效期间,输入信号的任何变化都将直接引起锁存器输出状态的...

    边沿触发器 || D触发器 || JK触发器 || 逻辑功能转换 || 脉冲工作特性 || 重难点 || 数电

    1.触发器基础

    前面介绍了门控锁存器。对于门控锁存器,在控制信号C有效期间,输入信号的任何变化都将直接引起锁存器输出状态的改变。因此也可以说,门控锁存器是对电平敏感的。

    本文将介绍触发器(FF:Flip-Flop),触发器是对边沿敏感的。

    c1d085de5f0360b822f5e0f46bba5264.png

    触发器分为两种类型:

    • 主从触发器(现在很少见)
    • 边沿触发器

    主从触发器现在很少见了,实际使用的都是边沿触发器,所以下面只介绍边沿触发器。

    71cb6c51d983df4d623d0c3199082cf2.png

    下面将介绍两种类型的边沿触发器:

    • D触发器
    • JK触发器

    1.1 边沿D触发器

    边沿D触发器的电路结构与逻辑符号如图所示,使用了3个由与非门构成的RS锁存器。

    输入D从一个锁存器输入,两个锁存器共用时钟信号CLK,第三个锁存器产生触发器状态输出Q和Q非。此外还有一个异步置零端(RD非)和一个异步置一端(SD非)。

    在边沿触发器的逻辑符号中,在C1端加上了动态符号——一个箭头,说明触发器只对时钟的上升沿响应,如果再在动态符号前面加上一个圆圈,则表示触发器只对时钟的下降沿响应。

    输入端D前面标有一个“1”,表示这个输入端受时钟信号的影响,而在置一端和置零端S和R的前面没有标注1,说明这两个输入端不受时钟信号的影响,也就是说他们是异步置一和异步置零端。

    靠近S和R的边框标有小圆圈,表明置1端和置0端是低电平有效。

    aab29195b1437140c3ad30af547fdede.png

    关于上示电路的工作原理,请看视频1的3'15"~5'07"处,由于我实在是头晕,所以跳过这部分。

    下面是D触发器的特性表。

    dd24c3ea576edccaca4af7a4a62b12d2.png

    下面是时序图,

    92cf70440840ad4f912ff425bc9e645d.png

    1.2 边沿JK触发器

    下面是负边沿JK触发器的逻辑图,是在正边沿D触发器的基础上,添加了部分逻辑电路。

    它有两个输入端J和K。

    CLK时钟信号经过反相后,加到正边沿D触发器的时钟输入端,因此得到的JK触发器是负边沿有效的。JK触发器的逻辑符号如下图右侧所示,C1时钟输入前面加了一个小圆圈,表示触发器只对时钟的下降沿响应。

    另外要重点记忆JK触发器的特性方程。

    a0bb746f84e0ba33bbddb2dabd5d3e9a.png

    下面是JK触发器的特性表,

    b93dcbdec7407651525d112008050ce5.png

    时序图和状态图如下图所示,

    d8f292748f46f0f1a16f194bda16566f.png

    1.3 T触发器

    d0f5b8188feec56c6eb36d0bf7852ca5.png

    1.4 T'触发器

    951ffd592449678ce577f8ece724c0bb.png

    后面会经常用到T'触发器。

    1.4 部分集成触发器

    d2ae1a6d88f04e6055588c1eea3fcc40.png

    2.触发器逻辑功能转换

    已有触发器加上转换电路构成代求触发器。

    b01d39b138fd1bcc336f58a57525877e.png

    2.1如何把JK触发器转换为D触发器

    39e6b9961d50ed2b5451cb59e548320e.png

    2.2如何把JK触发器转换为T触发器

    f3d8fda1cd00579e348fc2d6d35db411.png

    04126c9b23fbb9c6f6ef4d15bd505778.png

    2.3如何把JK触发器转换为T‘触发器

    951ffd592449678ce577f8ece724c0bb.png

    2.4如何把D触发器转换为T触发器和T'触发器

    7c2eeb8d4f01d5d7b444ea94e5454086.png

    2.5 例

    活用数据选择器MUX。

    d46ff53912e0ba4c6d5f2fa549604f11.png

    3触发器的脉冲工作特性(了解)

    3.1输入信号的建立和保持时间

    5b1777d77d12094e06f67311a2751a27.png

    建立时间是信号D提前于触发边沿的时间。

    dc6ef694f2cc686a3a57f9a05b575e50.png

    保持时间是信号D触发边沿到来后保持的时间。

    3.2触发器的传输延迟时间

    4b212f800bc481b62db82fa6a454c71a.png

    3.3触发器的最高时钟频率

    f4773d0973660aaea422d9f61a694ce9.png

    3.4触发器的最小脉冲宽度

    61f8099a62d83d9fe927c444cdebb0f9.png

    丢题目,

    ba102e3130a9be1dd5f5a19964e94556.png

    视频:MOOC-数字逻辑电路-第六单元 时序逻辑电路(1)-触发器

    展开全文
  • 是一个不错的技术文献 ,适合初学者对于电路知识的了解,用用就知道了。从以下几个方面: 1.具有两个稳定状态,分别表示逻辑0和逻辑1...RS、JK、D触发器的符号及其逻辑功能;触发器的基本应用、逻辑功能之间的转换等。
  • 很好的阐述了触发器逻辑功能,很详细。。。而且是PPT形式。。。
  • FPGA逻辑D触发器

    千次阅读 2017-04-12 11:28:22
    D触发器主要内容 D触发器:原理图、代码、时序图 D触发器:建立/保持时间 D触发器(亚稳态) ①:在时钟上升沿时,D在发生变化,如果D input输出为1则 Q= ②:在时钟上升沿时,D在发生变化,如果D ...
  • D 触发器逻辑功能及其描述方法 D.a 触发器逻辑功能的分类(时钟触发器
  • D触发器

    万次阅读 多人点赞 2018-09-23 20:26:34
    D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,触发器具有两个稳定状态,即"0"和"1",在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。在这里讲解边沿触发...
  • 实验仪器Multisim电路仿真逻辑分析仪函数发生器单刀双掷开关74LS73 双J-K触发器 3片 74LS175 四D触发器 1片74LS160 十进制计数器 1片74LS08 二输入端与门 1片 74LS00 二输入端与非门 2片74LS04 二输入端或非门 1片...
  • 触发器详解——(一)D触发器

    万次阅读 多人点赞 2020-02-16 08:49:30
    触发器是时序逻辑电路的基本单元,用来存储1位2进制信息,具有记忆和存储功能,其信息由双稳态电路来保存。触发器位脉冲边缘敏感器间,分为上升沿敏感和下降沿敏感。触发器的种类很多,由D触发器,J-K触发器,T...
  • D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。 D触发器(data flip-flop或delay flip-flop)由4个与非门组成,其中...
  • 它具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。触发器具有两个稳定状态,即0和1,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定...
  • D触发器基本原理

    千次阅读 2021-04-19 21:27:53
    D触发器是CMOS数字集成电路单元中时序逻辑电路中的重要组成部分之一,学习D触发器具有十分重要的意义,可以帮助了解数字集成电路的单元。  D触发器属于时钟控制触发器,一般而言,时钟控制的触发器可以分成三大类...
  • 同步D触发器 电路结构逻辑功能;1电路结构克服同步RS触发器;无标题;同步JK触发器的特性表 JKQ;3.驱动表根据特性表可得到在C;4.特性方程 5.状态转换图Q;一电路结构3.2 主从JK触;CP=1从触发器封锁状态不;特性方程不存在...
  • 数字电子技术和模拟电子技术中的 时序电路触发器 基本RS触发器 同步RS触发器 主从RS触发器 JK触发器 主从D触发器 总结
  • 74LS273 八D触发器 功能介绍

    千次阅读 2017-12-06 13:40:07
    74LS273 功能介绍 码文不易,如果帮助到您,希望您可以帮我刷一下点击量,与您无害,与我有益谢谢 支持原创 。 工作环境 win10家庭版 QuartusII13.0 目录 74LS273 功能介绍 工作环境 目录 功能介绍 ...
  • 一、能够存储1位二值信号的基本单元电路统称为触发器(Filp-Flop)  触发器是构成时序逻辑电路的...根据逻辑功能的不同,触发器可以分为SR触发器、D触发器、JK触发器、T和T'触发器。按照结构形式的不同,又可分基...
  • 包括D触发器逻辑功能测试1、D触发器逻辑功能测试2、D触发器逻辑功能测试3、利用74LS161设计BCD5421码十进制计数器,multisim模拟电路完全正常
  • 数字逻辑触发器(一)

    千次阅读 2020-05-11 11:41:31
    触发器 一、定义:是一种具有记忆功能的逻辑部件,具有两个稳定的输出状态,用这两个...2.基本RS触发器逻辑功能分析 ①真值表 ps:Rd=Sd=0是禁用状态 ②状态图: ③可以分析得出特征方程为 ④波形图 四、可控RS触
  • 文章目录21.1双稳态触发器21.1.1 RS触发器1.基本RS触发器 ...RS触发器、JK触发器、D触发器和T触发器等; 按其结构 分 主从型触发器和维持阻塞型触发器等。 21.1.1 RS触发器 1.基本RS触发器 ...
  • 一、实验目的1、掌握基本RS、JK、D和T触发器逻辑功能2、掌握集成触发器逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界...
  • RS触发器、JK触发器、D触发器、T触发器介绍
  • 简单时序逻辑电路的verilog实现,包括D触发器、JK触发器、锁存器、寄存器、 简单时序逻辑电路的实现 D触发器(带有同步复位、置位或者异步复位、置位) RTL描述: 1 module dff( 2 clk, 3 rst_n, 4 s.....
  • 目录 前言 硬件语言描述 测试文件 仿真图 综合工具综合后的原理图 综合介绍D触发器 ...8位的D触发器 ...D触发器虽然基础,但很重要,扎实地掌握对于硬件电路学习者必不可少,传统地认识D触发...
  • #主从触发器和边沿触发器 首先,只要钟控信号为0,钟控触发器就是保持状态。 只有当钟控信号为1的时候,输入信号才能使得触发器发生置0,置1,反转等功能。 例如当钟控JK触发器jk...首先,主从触发器都是D触发...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 26,210
精华内容 10,484
关键字:

d触发器的逻辑功能