精华内容
下载资源
问答
  • RS锁存器,D锁存器、D触发器简介

    万次阅读 多人点赞 2019-09-22 06:42:17
    文章目录RS锁存器(RS latch)D锁存器(D latch)D触发器(D flip flop) 本片博客主要介绍一下RS锁存器(RS latch),D锁存器(D latch)和D触发器...真值表: R S Q 0 0 Q 0 1 1 1 0 0 1 1 X 注...


    本片博客主要介绍一下RS锁存器(RS latch),D锁存器(D latch)和D触发器(D flip flop)各自的电路原理和优缺点以及演变历史。

    RS锁存器(RS latch)

    电路图:
    在这里插入图片描述

    真值表:

    R S Q
    0 0 Q
    0 1 1
    1 0 0
    1 1 X

    注意到

    • 当R=1时,输出为0,故R又称为直接置“0”端,或“复位”端(reset)
    • 当S=1时,输出也为1,故S又称为直接置“1”端,或“置位”端
    • 当R=S=0时,输出保持不变(很重要的特征!保证了RS同时为0(断电)后,电路输出能够保持不变)
    • 注意!!!RS不能同时为1
      • 如果RS同时为1,那么根据电路图可以推导出两个输出全为0,有人可能会说这有什么大不了,但是接下去当RS同时变为0的时候,问题来了!!!
      • 由于RS不可能同时变为0(电路时延不可能完全相同),那么就存在先后问题,就会给电路带来不确定性!因为我们不知道是谁先变成0,就更不知道输出会变成什么样!

    D锁存器(D latch)

    电路图:
    在这里插入图片描述

    为了解决RS锁存器带来的问题(RS不能同时为1),在此基础上,添加两个与门和一个非门,即可避免这种情况。升级版电路名字就叫D锁存器
    但是D锁存器同样存在它的问题,那就是无法去除输入的毛刺(换句话说,对毛刺很敏感)。可以看到当E端为0的时候,R端也会恒为0,S端则等于D端输入,亦即是此时输出直接等于输入。所以在E=0的时候,输出完全跟随输入(哪怕输入存在毛刺/抖动,这在电路中十分常见!!!)。为了进一步的改进,人们在此基础上又提出了D触发器。

    D触发器(D flip flop)

    电路图:

    在这里插入图片描述

    通过两个D锁存器级联,并加入一个非门,就形成了D触发器。通过非门,使得两个D锁存器的时钟存在一个180°的相位差(亦即是相差半个时钟周期),从而实现,只在时钟上升沿的时候读取输入并输出,所以其他时候输入的变化不会传导到输出端,去除了输入可能存在的毛刺,得到了稳定的输出。

    展开全文
  • Verilog D锁存器

    千次阅读 2019-09-07 18:03:35
    D锁存器真值表,逻辑表达式和逻辑电路图如下: Verilog代码实现: /*------------------------------------- Filename: D_latch.v Function: 逻辑门控D锁存器 Author: Zhang Kaizhou Date: 2019-9-7 14:42:03 ---...

    简介:
    用门级描述的方法写一个D锁存器,并对其逻辑功能进行测试。D锁存器的真值表,逻辑表达式和逻辑电路图如下:
    在这里插入图片描述

    Verilog代码实现:

    /*----------------------------------------------
    Filename: D_latch.v
    Function: 逻辑门控D锁存器(方案1的描述,方案2与之类似)
    Author: Zhang Kaizhou
    Date: 2020-7-22 09:40:45
    ----------------------------------------------*/
    module D_latch(q, nq, en, d);
    	output q, nq;
    	input en, d;
    	wire wnr, wns, wq, wnq, nd; //内部连线
    	
    	//门级描述
    	nor nd1(wq, wns, wnq), nd2(wnq, wnr, wq);
    	and ad1(wns, nd, en), ad2(wnr, en, d);
    	nor nr1(nd, d);
    	assign q = wq;
    	assign nq = wnq;
    endmodule
    
    /*-------------------------------------
    Filename: D_latch_tb.v
    Function: 测试逻辑门控D锁存器
    Author: Zhang Kaizhou
    Date: 2020-7-22 09:40:37
    -------------------------------------*/
    `timescale 1ns/1ns
    module D_latch_tb(q, nq);
    	output q, nq;
    	reg en, d;
    	
    	initial
    	begin
    		#100 en = 1'b1; d = 1'b0;
    		#100 d = 1'b1;
    		#100 d = 1'b0;
    		#200 en = 1'b0;
    		#100 d = 1'b1;
    		#100 en = 1'b1;
    		#500 $stop;
    	end
    	
    	D_latch m0(.q(q), .nq(nq), .en(en), .d(d));
    endmodule
    

    仿真结果:
    在这里插入图片描述

    总结:
    由上面的仿真结果可知,D锁存器的基本逻辑功能(数据保持以及输出随D变化而变)已实现。

    展开全文
  • 1.边沿D触发器具有接收并记忆信号的功能,又称为锁存器; 2.边沿D触发器属于脉冲触发方式; 3.边沿D触发器不存在约束条件和一次变化现象,抗干扰性能好,工作速度快
  • 74HC573D 锁存器

    2021-01-31 19:46:17
    74HC573D引脚图真值表使用方式使用实例 引脚图 真值表 OE:output enable 输出使能(低电平有效) LE:latch enable 锁存器使能 使用方式 74HC573芯片是一个锁存器 简单来说就是由输入引脚 D1~D8 来控制输出引脚 ...

    引脚图

    在这里插入图片描述

    真值表

    在这里插入图片描述
    OE:output enable 输出使能(低电平有效)
    LE:latch enable 锁存器使能

    使用方式

    74HC573芯片是一个锁存器

    简单来说就是由输入引脚 D1~D8 来控制输出引脚 Q1 ~ Q8。OE和LE 的取值会影响 输入数据 控制 输出数据

    1. 当 OE 为 L ,LE 为 H 时,为 跟随模式,输出数据 = 输入数据 。
    2. 当 OE 为 L ,LE 为 L 时,为 锁存模式,输出数据 = 上一个时刻的输入数据 。
      在这里插入图片描述

    使用实例

    51单片机控制多位数码管运用74HC573芯片,点击查看

    中文资料

    点我下载 74HC573 锁存器资料

    展开全文
  • 74273是八D型触发器(带清除端),74373是八D锁存器(三态),它们都使用+5V电源(Vcc)。74273靠时钟端的上升沿对输入数据锁存,其余时间,即高电平、低电平和下降沿都保持之前的状态。而74373靠允许端的低电平对...
  • 数字电路中D触发器和D锁存器分别有什么作用?

    万次阅读 多人点赞 2019-02-14 20:11:32
    用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路,或数字系统。由于它具有逻辑运算和逻辑处理功能,所以又称数字逻辑电路。...下面用6种方法,分别是功能的文字叙述、功能表、状态转移真值表...

      用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路,或数字系统。由于它具有逻辑运算和逻辑处理功能,所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。

      数字电路中D触发器和D锁存器分别有什么作用?下面用6种方法,分别是功能的文字叙述、功能表、状态转移真值表、特征方程、状态图、时序图,下面进行详细介绍。

      方法一:功能的文字叙述

      1)D锁存器:

      数字电路中D触发器和D锁存器分别有什么作用?

      功能分析文字描述:C = 0时,输出状态保持不变;C = 1时,输出随输入状态而改变。

      2)D触发器:

    master latch 在clk沿锁存数据,其它时刻停止工作,即不再受输入影响;

    slave latch 在其它时刻工作,将数据继续锁存并输出;

      数字电路中D触发器和D锁存器分别有什么作用?

      功能分析文字描述: CLK=0时,主锁存器工作,接收输入信号Qm = D;从锁存器不工作,输出 Q 保持不变。

      CLK=1时,主锁存器不工作,Qm保持不变;从锁存器工作,将Qm传送到输出端。

      方法二:功能表

    数字电路中D触发器和D锁存器分别有什么作用?

      方法三:状态转移真值表

    数字电路中D触发器和D锁存器分别有什么作用?

      方法四:特征方程

    数字电路中D触发器和D锁存器分别有什么作用?

      方法五:状态转换图

      D锁存器状态转换图


    数字电路中D触发器和D锁存器分别有什么作用?

      D触发器状态转换图

    数字电路中D触发器和D锁存器分别有什么作用?

      方法六:时序图

      D锁存器时序图

    数字电路中D触发器和D锁存器分别有什么作用?

      D触发器时序图

    数字电路中D触发器和D锁存器分别有什么作用?

     

      数字电路中D触发器和D锁存器作用描述:

      D型触发器的输入输出关系简单明了,是多位寄存器的基本结构。触发器是时钟上升沿(↑)触发,瞬间保存数据;锁存器是时钟高电平期间输出跟随输入变化,下降沿(↓)保存数据。二者就是触发方式不同,适用于不同的场合。如 CPU 复用总线的地址锁存就是用锁存器。

    展开全文
  • D触发器和锁存器

    万次阅读 2018-04-13 10:02:40
    时序逻辑的一般设计规则是:在绝大多数设计中避免产生...钟控D触发器其实就是D锁存器,边沿D触发器才是真正的D触发器,钟控D触发器在使能情况下输出随输入变化,边沿触发器只有在边沿跳变的情况下输出才变化。两个锁...
  • 那么存在的问题是D Latch(D锁存器)和D-Flip-Flop(D触发器)有着什么样的区别呢?最明显的区别就是,D锁存器的使能端是高电平使能,而在D触发器中是使用上升沿有效来进行使能的。D锁存器D 触发器如果在ENABLE端口...
  • 在FPGA设计中永远不要使用锁存器!但好像没人在FPGA设计中故意设计锁存器,那为什么要讨论锁存器呢? 话虽如此,虽然你没有有意设计锁存器,但你能保证你的代码中没有锁存器了吗?
  • 锁存器

    2015-06-23 16:40:18
    by MetalSeed 本文要点 1:锁存器的主要作用 2:74HC573引脚图 ...所谓锁存器,就是输出端的状态不会随输入端的状态变化而变化,仅在有锁存信号时输入的状态被保存到输出,直到下一个锁存信
  • D锁存器74HC573中文资料

    千次阅读 2015-05-26 11:08:31
     M54HC563/74HC563/M54HC573/74HC573的八个锁存器都是透明的D锁存器,当使能(G)为高时,Q 输出  将随数据(D)输入而变。当使能为低时,输出将锁存在已建立的数据电平上。输出控制不影响锁存器的内部工作,...
  • 锁存器74ls373

    2018-06-20 17:08:10
    常用8D锁存器74LS373的技术资料 包括引脚图 逻辑功能 真值表
  • 这些电路元件都非常基础,使用时无需声明原...D触发器/锁存器简介:D触发器介绍可参考:https://baike.baidu.com/item/D%E8%A7%A6%E5%8F%91%E5%99%A8D触发器是在控制端的信号边沿(上升沿、下降沿或双边沿)更新触发...
  • 基础——(4)D Latch(D锁存器)

    千次阅读 2019-09-23 23:00:30
    加上之前的invertor 我们叫这个D锁存器:     在有enable的情况下就可以触发变化:   这个东东叫D Latch(Data Latch) Because it will latch a single bit of data.     转载于:...
  • 锁存器与寄存器的区别

    万次阅读 2016-11-14 21:22:31
    组合电路就是一个真值表,一个函数,一组输入对应一组输出,当前什么输入就根据函数得到什么输出,实时跟踪变化,这样也就容易有冒险、竞争之类的问题产生毛刺。 锁存器:电平敏感 always @ (enable) ??if ...
  • Veriolg R'S'锁存器

    2019-09-07 15:40:26
    由其基本功能可知R’S’锁存器真值表,逻辑表达式,逻辑电路图如下: Verilog代码实现: /*------------------------------------- Filename: RS_latch.v Function: 用两个与非门构成的R'S'锁存器 Author: ...
  • 锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平,仅当锁存器处于使能状态时,输出才会随着数据输入发生变化。 锁存器不同于触发器,它不在锁存数据时,输出端的信号随输入信号...
  • Ⅰ、电路组成: 基于 SR NAND锁存器的门控 D锁存器 基于 SR NOR锁存器的门控 D锁存器 对应上面两个门控 D锁存器,其真值表都是一样的: E D Q Q‾\overline{Q}Q​ Comment 0 X Qprev Q‾\overline{Q}Q​prev No ...
  • 锁存器,触发器

    2019-10-02 15:17:06
    锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平,仅当锁存器处于使能状态时,输出才会随着数据输入发生变化。 锁存器不同于触发器,它不在锁存数据时,输出端的信号随输入信号...
  • 锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平,仅当锁存器处于使能状态时,输出才会随着数据输入发生变化。 锁存器不同于触发器,它不在锁存数据时,输出端的信号随输入信号...
  • 一、RS锁存器解析 1.1 由两个或非门组成的如下图所示RS锁存器   SD 、RD 分别作为锁存器的输入端,Q'、Q为锁存器输出端。...真值表 输入 输出 SD RD Q' Q 0 0 X X ...
  • SR锁存器

    万次阅读 多人点赞 2013-03-27 18:07:50
    基本RS锁存器    RS锁存器的电路结构及工作原理  RS锁存器是一两输入、两输出的电路,其电路如下图a,其有两个互相交叉反馈相连的两个与非门构成,其两个输出为两个相反的输出(或称为互补输出),图b给出了其...
  • Verilog 锁存器 触发器 寄存器区别

    万次阅读 多人点赞 2014-10-15 10:59:55
    彻底理解锁存器,让你不再为锁存器头疼!   锁存器( latch ) :是电平触发的存储单元,数据存储的动作(状态转换)取决于输入时 钟(或者使能) 信号...
  • SR锁存器_个人整理

    万次阅读 多人点赞 2020-06-04 14:22:54
    SR锁存器(Set-Reset Latch)是静态存储单元当中最基本,也是电路结构最简单的一种,通常由两个或非门或者与非门组成。其中S表示Set,R表示Reset。则S_D称为置位端或置1输入端,R_D称为复位端或置0输入端。 状态及特性...
  • 一、锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平,仅当锁存器处于使能状态时,输出才会随着数据输入...
  • 锁存器、触发器和寄存器的比较锁存器(latch):是电平触发的存储单元,数据存储的动作(状态转换)取决于输入时钟(或者使能)信号的电平,尽当锁存器处于使能状态时,输出才会随着数据输入发生变化。 分为普通...
  • 组合电路就是一个真值表,一个函数,一组输入对应一组输出,当前什么输入就根据函数得到什么输出,实时跟踪变化,这样也就容易有冒险、竞争之类的问题产生毛刺。 锁存器:电平敏感 always @ (enable) ??if ...
  • 锁存器与触发器

    2021-05-06 15:05:04
    SR锁存器(与非门) SR锁存器是静态存储单元中最简单、最基本的一种。通常由两个与非门或两个或非门组成。 分析该电路,当S为低(有效电平),R为高(无效电平)时,G1(上边的与非门)输出Q必为1,则G2门输出Qn必...
  • 74HC573锁存器

    2021-01-21 11:20:36
    74HC573的八个锁存器都是透明的D锁存器,当使能(G)为高时,Q输出将随数据(D)输入而变,当使能为低时,输出将锁存在已建立的数据电平上。输出控制不影响锁存器的内部工作,即老数据可以保持,甚至当输出被关闭时...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,684
精华内容 673
关键字:

d锁存器真值表