精华内容
下载资源
问答
  • 2022-04-05 22:36:02

    【芯片引脚图】

    在这里插入图片描述

    R(5脚)为清零端,R=1时,计数器异步清零。
    CP为时钟端,CPu(9脚)为加法计数时钟,CPD(7脚)为减法计数时钟。
    Qco(10脚)加计数进位输出,QBO(11脚)减计数借位输出。
    CT(4脚)为触发器使能端,CT=0时,计数器工作,CT=1时,计数器处于禁止状态,即不计数。
    LE(6脚)为锁存控制端,LE=1,显示数据保持不变,但它的内部计数器仍正常工作。
    a,b,c,d,e,f,g(1,15,14,13,12,3,2脚)为信号输出端,与七段显示器连接。

    【芯片功能概述】
    在这里插入图片描述

    【芯片实例讲解】
    1)2007年省赛考察进位输出、通过级联实现0-20的计数。
    2)2010年省赛考察到了触发器使能端。
    3)2015年考察到手动加减计数和复位引脚
    4)2016年考察点同2010年

    更多相关内容
  • 基于VHDL和QuartusII的十进制可逆计数器
  • 西南交通数电实验
  • 利用verilog实现十进制可逆计数器设计,该设计通过混合层次化文件设计形式,内附程序代码,可直接运行
  • 单时钟同步10进制可逆计数器74LS190实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 模块十进制可逆计数器.docx模块十进制可逆计数器.docx模块十进制可逆计数器.docx模块十进制可逆计数器.docx模块十进制可逆计数器.docx模块十进制可逆计数器.docx模块十进制可逆计数器.docx模块十进制可逆计数器.docx...
  • 模块十进制可逆计数器.pdf模块十进制可逆计数器.pdf模块十进制可逆计数器.pdf模块十进制可逆计数器.pdf模块十进制可逆计数器.pdf模块十进制可逆计数器.pdf模块十进制可逆计数器.pdf模块十进制可逆计数器.pdf模块...
  • 单时钟同步2进制可逆计数器74LS191实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 【2022.04西南交大数电实验】3-1位十进制可逆计数器

    【2022.04西南交大数电实验】

    【2022.04.17 更新修改了一个错误:

    assign CO = (upd & (Q == 4'd9)) | (~upd & (Q == 4'd0) & ~clr);

    ~clr改为了clr:

    assign CO = (upd & (Q == 4'd9)) | (~upd & (Q == 4'd0) & clr);

    另外 ,把代码修得整齐好看了一点】

    【代码参考博主weixin_49270464,已进行适当修改,符合实验要求。本代码及波形已通过老师验收。仅供参考。】

    module yck_1716_3_1(codeout, Q, clkin, clr, CO, upd, en, load, data);
    	input clkin, clr, upd, en, load;
    	input [3: 0] data;
    	output [6: 0] codeout;
    	output [3: 0] Q;
    	output CO; 
    	yck_1716_3_3(clkin, clr, Q, CO, upd, en, load, data);
    	yck_1716_3_2(codeout, Q);
    endmodule
    
    module yck_1716_3_3(clkin, clr, Q, CO, upd, en, load, data);   //十进制计数器
    	input  clkin, clr, upd, en, load;
    	input  [3: 0] data;
    	output [3: 0] Q;
    	reg [3: 0] Q;
    	output wire CO;
    	always@(posedge clkin, negedge clr)
    		if(!clr)			//异步清零
    			Q <= 4'd0;
    		else if(!load)		//同步置数(若为低电平则直接赋值,数码管显示本时刻数值)
    			Q <= data;
    		else if(en)		    //使能(en高电平)
    			begin
    				if(upd)			//同步置数,加法计数(upd=1)
    					begin
    						if(Q == 4'd9)
    							Q <= 4'd0;
    						else
    							Q <= Q + 4'd1;
    					end
    				else			//同步置数,减法计数(upd=0)
    					begin
    						if(Q == 4'd0)
    							Q <= 4'd9;
    						else
    							Q <= Q - 4'd1;
    					end
    			end
    	assign CO = (upd & (Q == 4'd9)) | (~upd & (Q == 4'd0) & clr); 	//(upd为高电平且Q为9)或者(upd为低电平且Q为0且clk为0)
    endmodule
    module yck_1716_3_2(codeout, Indec);  //译码器
    	input [3: 0] Indec;
    	output [6: 0] codeout;
    	reg [6: 0] codeout;
    	always@(Indec)
    	begin
    		case(Indec)	
    		4'b0000: codeout = 7'b1111110;
    		4'b0001: codeout = 7'b0110000;
    		4'b0010: codeout = 7'b1101101;
    		4'b0011: codeout = 7'b1111001;
    		4'b0100: codeout = 7'b0110011;
    		4'b0101: codeout = 7'b1011011;
    		4'b0110: codeout = 7'b1011111;
    		4'b0111: codeout = 7'b1110000;
    		4'b1000: codeout = 7'b1111111;
    		4'b1001: codeout = 7'b1111011;
    		default: codeout = 7'bx;
    		endcase
    	end
    endmodule
    

      

    信号名

    主板器件

    PIN

    信号名

    主板器件

    PIN

    clr

    SW0

    PIN_24

    codeout[3]

    d

    PIN_111

    en

    SW1

    PIN_31

    codeout[4]

    c

    PIN_104

    upd

    SW2

    PIN_30

    codeout[5]

    b

    PIN_100

    load

    SW3

    PIN_33

    codeout[6]

    a

    PIN_112

    CO

    IO4/LED4

    PIN_58

    clkin

    CLK0

    PIN_88

    q[0]

    IO0/LED0

    PIN_46

    data[3]

    SW7

    PIN_44

    q[1]

    IO1/LED1

    PIN_50

    data[2]

    SW6

    PIN_39

    q[2]

    IO2/LED2

    PIN_52

    data[1]

    SW5

    PIN_42

    q[3]

    IO3/LED3

    PIN_54

    data[0]

    SW4

    PIN_32

    codeout[0]

    g

    PIN_103

    codeout[1]

    f

    PIN_110

    codeout[2]

    e

    PIN_106

    PS.注意实验箱是否故障,及时更换,不要浪费时间。

    展开全文
  • 交通大学,数字电子技术实验课程实验报告3,verliog语言,含源码,仿真图,及引脚分配.,一位十进制可逆计数器,数电实验学习资料,仅供参考。
  • 同步时钟同步清零的六十进制可逆计数器 VHDL 可编程器件
  • 第一次发,不知道会不会有人下载,这个文档只有,引脚图,管脚名称,很它所实现的功能
  • 十进制计数器M=10,采取BCD编码方式从0000->1001,共有6个无效状态,检查自启动问题。可逆说明加法和减法两种模式都可以,需要增加一个控制端M=1时为加法计数 很复杂的原理图,看了就怀念Verilog 直接根据激励...
    • 十进制计数器M=10,采取BCD编码方式从0000->1001,共有6个无效状态,检查自启动问题。可逆说明加法和减法两种模式都可以,需要增加一个控制端M=1时为加法计数
    • 很复杂的原理图,看了就怀念Verilog

    在这里插入图片描述

    • 直接根据激励方程连接电路图,在第一次仿真时出现错误,检查几遍连线均没发现问题(应该还是有问题的)把一些端口直接命名的线连上后重新仿真后终于出来结果

    在这里插入图片描述

    • 根据波形图可以看出,当M=1时计数从0000到1001并在1001时输出一个正脉冲,当M=0时计数从1001到0000并在0000时输出一个脉冲

    在这里插入图片描述

    • 最后检查自启动问题
      在这里插入图片描述
    展开全文
  • 设计一个 1 位十进制可逆计数、译码、显示电路。 1. 基本功能及指标要求 (1) 控制信号 upd==1 时计数器 0 -> 9 循环计数,upd==0 时,9 -> 0 循环计数; (2) 具有异步清零(clr)、同步置数(load)、同步使能(en)功能;...
  • 西南交通数电实验
  • 首先解决十进制可逆计数器问题 所谓可逆计数器,就是说它不但要实现自加功能还要实现自减功能。分为两个部分去写(自加器和自减器),两部分都要控制在0-9以内,也就是二进制0000-1001之间,当然如果自加到9或者自减...

    首先解决十进制可逆计数器问题

    所谓可逆计数器,就是说它不但要实现自加功能还要实现自减功能。分为两个部分去写(自加器和自减器),两部分都要控制在0-9以内,也就是二进制0000-1001之间,当然如果自加到9或者自减到0的时候要向co借位或进位,这样十进制可逆计数器的功能就可以完整实现了。

    再通过控制输入x来实现自加与自减功能的切换
    当x输入为高电平时为自加器
    当x输入为低电平时为自减器
    (代码附在最后)

    再解决混合层次化文件设计

    首先老规矩创建项目并选对芯片

    这里的顶层文件选择创建的Block Diagram/Schematic Fille的格式也就是原理图的形式

    PS:相较于文本顶层文件的形式,原理图的形式可以更加直观地看到自己的连线不容易出错。
    在这里插入图片描述
    看到的所创建的Block Diagram/Schematic Fille就是这样啦,在这里插入图片描述
    双击空白区域,就可以看到元器件库,在Project中选择自己设计的元器件或者在软件自带器件库里选择合适的元器件。

    在这里插入图片描述
    比如这里要选择74248七段译码器,元器件库里有就可以直接搜索74248,找到后选择OK安放到合适位置。
    在这里插入图片描述
    如果要选择自己设计的器件的话,首先要进行原理图文件生成操作。
    其实就是选中自己的文件然后在这里点击
    Create Symbol Files for Current File
    在这里插入图片描述
    创建好原理图后,就可以在器件库里面看到自己的器件了(仍然是双击空白区域)。
    在这里插入图片描述
    需要的器件就都在原理图上了,接下来要做的就是接线,接线有两种方法。
    第一种,和物理接线方式相同就是把对应的线引出然后连上对应的接口。
    第二种就是将线拖出一段,然后直接将其命名,命名相同的引线即为连通。
    这是按照第二种接线操作完成后的效果。
    在这里插入图片描述
    图中的input和output均为外部接口,输入和输出。

    下面贴上十进制可逆计数器的代码

    module kenijishuqi(clk,clr,x,q,co);  //十进制可逆计数器
    input clk,clr,x;
    output reg co;
    output reg[3:0] q;
    always@(posedge clk or negedge clr)
    begin
    	if (clr==1'b0)
    	q<=4'b0000;
    	else
    	begin
    		if (x == 1'b1)   //自加器
    		begin
    			if (q==4'b1001)
    			q<=4'b0000;
    			else if(q>=4'b0000&&q<4'b1001)
    			q<=q+1'b1;
    			else
    			q<=4'b0000;
    			end
    		if (x == 1'b0)  //自减器
    		begin 
    		if (q==4'b0000)
    		q<= 4'b1001;
    		else if(q>4'b0000&&q<=4'b1001)
    		q<=q-1'b1;
    		else q<=4'b0000;
    		end
    	end
    end
    always@ (q)
    begin
    if (clr == 1'b0)
    co<=1'b0;
    else if (x==1'b1&&q==4'b1001) co<=1'b1;  //自加器时逢9进位
    else if (x==1'b0&&q==4'b0000) co<=1'b1;  //自减器时逢0借位
    else co <= 0;
    end
    endmodule
    ``
    
    
    展开全文
  • 含有异步清零rstn(低电平有效),同步使能en(高电平有效)和方向控制信号updown(upd为1,加法计数,否则减法计数)
  • 本电路实现了同步四进制加法计数器的功能: 电路能准确地按照四进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
  • 可逆计数器是一种双向计数器,可以进行递增计数,也可以进行递减计数,根据计数控制信号的不同,在时钟脉冲的作用下,计数器可以进行加1或减1的操作。 下面描述的是一个位宽为4的可逆计数器,即该计数器在不同控制...
  • EDA(Quartus II)——十进制加法计数器设计

    万次阅读 多人点赞 2021-01-31 10:33:46
    学会十进制加法计数器设计,为复杂时序逻辑电路的设计打基础。 实验预习: 掌握十进制加法计数器的设计原理; 同步、异步电路的实现; if语句的用法。 实验讲解1: D触发器和锁存器的VerilogHDL描述: module...
  • 一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序...根据计数制的不同,分为二进制计...
  • 【Multisim仿真】74LS90十进制计数器
  • 异步清除是指复位信号有效时,直接将计数器的状态清零。在本设计中,复位信号为clr,低电平有效;时钟信号时clk,上升沿是有效边沿。在clr清除信号无效的的前提下,当clk的上升沿到来时,如果计数器原态是9(“1001...
  • 十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx...
  • 十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制...
  • 十进制集成计数器

    2021-01-19 17:16:07
    74LS290、74LS196为异步十进制集成计数器(二—五),74160为同步十进制集成计数器,74LS192为同步双时钟可逆十进制集成计数器
  • Verilog实现可逆计数器,可根据需要调节周期,且该程序已在Basys2开发板上验证成功。
  • 1位十进制可逆计数、译码、显示电路设计

    千次阅读 多人点赞 2022-01-09 11:15:25
    计数器同样由三个模块构成,分别为:顶层,计数器和译码器。 一、实验任务 大家这会儿数电理论课应该还没学到这里,所以对以上的部分名词进行解释: 1.异步清零(clr) 指不管现在时钟信号(clk)是什么,...
  • 一、预备知识 建议在了解Verilog语言基础以及组合逻辑电路设计方法后进行学习。 由上述信息可知,我们需要定义四个变量,分别是clk,en,Q和code...//计数器 input clk,en; output reg[2:0] q;//输出三位寄存器q a.

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 920
精华内容 368
关键字:

十进制可逆计数器

友情链接: gray.rar