精华内容
下载资源
问答
  • 计算机组成原理 存储器

    千次阅读 2021-02-20 02:20:32
    磁表面存储器,磁芯存储器,光盘存储器非易失性; 按存取方式分类 (1) 存取时间与物理地址无关(随机访问) 随机存储器 在程序的执行过程中可读可写; 只读存储器 在程序的执行过程中只读; (2) 存取时间与物理地址...

    概述

    • 存储器分类
    1. 按存储介质分类
      (1) 半导体存储器 TTL(集成度底 功耗高,速度快),MOS(集成度高 功耗低);
      (2) 磁表面存储器 磁头,载磁体;
      (3) 磁芯存储器 硬磁材料,环状元件;
      (4) 光盘存储器 激光,磁光材料;
      总结:半导体存储器易失性;磁表面存储器,磁芯存储器,光盘存储器非易失性;
    2. 按存取方式分类
      (1) 存取时间与物理地址无关(随机访问)
      随机存储器 在程序的执行过程中可读可写;
      只读存储器 在程序的执行过程中只读;
      (2) 存取时间与物理地址有关(串行访问)
      顺序存取存储器 磁带;
      直接存取存储器 磁盘;
    3. 按在计算机中的作用分类
    • 存储器的层次结构
    1. 存储器三个主要特征的关系
    2. 缓存-主存层次和主存-辅存层次

    主存储器概述

    1. 主存的基本组成

    2. 主存和CPU的联系

    3. 主存中存储单元地址的分配
      12345678H 这个数据如何在主存储器中进行存储?

      高位字节:高位存在低地址,低位存在高地址;
      低位字节:高位存在高地址,低位存在低地址;
      例题:

      解析:
      引入1

      首先看一道简单题:
      设有一个1MB容量的存储器,字长32位,问:按字节编址,字编址的寻址范围以及各自的寻址范围大小?
      如果按字节编址,则

                    1MB = 2 ^10KB = 2 ^20B 
                    
                    1字节=8bit=1B 
                    
                    2 ^20B/1B = 2 ^20 
      

      地址范围为0~(2 ^20)-1,也就是说需要20根地址线才能完成对1MB空间的编码,所以地址寄存器为20位,寻址范围大小为2 ^20=1M;
      如果按字编址,则

                    1MB = 2 ^10KB = 2 ^20B 
      
                    1字节=32bit=4B 
      
                    2 ^20B/4B = 2 ^18  
      

      地址范围为0~(2 ^18)-1,也就是说我们至少要用18根地址线才能完成对1MB空间的编码。因此按字编址的寻址范围大小是2 ^18;

      区分寻址空间与寻址范围两个不同的概念,寻址范围仅仅是一个数字范围,不带有单位而寻址 范围的大小很明显是一个数,指寻址区间的大小而寻址空间指能够寻址最大容量,单位一般用MB、B来表示;本题中寻址范围为0~(2^20)-1,寻址空间为1MB,寻址大小1M;

                   M为数量单位 1024=1K,1024K=1M
      
                   MB指容量大小 1024B=1KB,1024KB=1MB. 
      

      引入2

      设有一台机器有24根地址线,按字节寻址,求其寻址范围?
      寻址范围为0~(2 ^24)-1,寻址大小2 ^24=2 ^4M,即16MB;

      引入3

      设有一台机器有24根地址线,其字长为16位,按字寻址,求其寻址范围?
      字里面封装了字节,为了确保每个字节或者说每个数据都有自己的一个编号,那么需要牺牲一部分地址线来实现。16位字长的机器,每个字表示2个字节,用1位地址线就能区分出来,这边可以类比成“每个袋子装了两个包子,而我现在只给袋子编号,那么你想要找到袋子里面的包子到底是第一个还是第二个就必须在拿出一位的0和1来表示第一个还是第二个包子”。由此表示字地址的数据线位数就只剩下了24-1=23位了。所以寻址的范围就变成了0~(2^23)-1,寻址大小2 ^23=2 ^3M,即8MW了;(W代表的字)

      引入4

      设有一台机器有24根地址线,其字长为32位,按字寻址,求其寻址范围?
      字里面封装了字节,为了确保每个字节或者说每个数据都有自己的一个编号,那么需要牺牲一部分地址线来实现。32位字长的机器,每个字表示4个字节,用2位地址线就能区分出来,这边可以类比成“每个袋子装了四个包子,而我现在只给袋子编号,那么你想要找到袋子里面的包子到底是第一个还是第二个等就必须在拿出一位的0和1来表示第一个还是第二个包子等”。由此表示字地址的数据线位数就只剩下了24-2=22位了。所以寻址的范围就变成了0~(2^22)-1,寻址大小2 ^22=2 ^2M,即4MW了;

    4. 主存的技术指标
      (1) 存储容量
      主存存放的二进制代码的总位数;
      (2) 存储速度
      存取时间:存储器的访问时间到读出时间或者写入时间;
      存取周期:连续两次独立的存取器操作(读或写)所需的最小间隔时间;
      存取周期>存取时间
      (3) 存储器是的带宽 单位 位/秒;

    半导体存储芯片简介

    1. 半导体存储芯片的基本结构

      片选线:(低电平有效选择)

      读/写控制线:

      使用地址线和数据线计算芯片容量:

       地址线(单向)		数据线(双向)		芯片容量
       10					4					(2 ^10*4)1K*4位
       14					1					16K*1位
       13					8					8K*8位
      

      存储芯片片选线的作用:
      可以让某一个芯片或者某写芯片同时工作;
      例:

      解析:
      每组8个16K *1位存储芯片,同时工作,构成16K *8位存储芯片。这样有四组,总共表示存储64K,使用32个16K *1位存储芯片。第一组0 ~ 16K-1,第二组16K ~ 32K-1,第三组32K ~ 48K-1,第四组48K ~ 64K-1;所以构成了64K *8位存储器;
      当地址为65535时,表示64K-1,第四组8片的片选有效,为低电平选择。其他三组为高电平无效;

    2. 半导体存储芯片的译码驱动方式
      (1) 线选法

      (2) 重合法

    随机存取存储器(RAM)

    1. 静态RAM(SRAM)

      (1) 静态RAM基本电路的读操作

      (2) 静态RAM基本电路的写操作
      (3) 静态RAM芯片举例
      Intel 2114 外特性

      Intel 2114 RAM矩阵(64 *64)读

      Intel 2114 RAM矩阵(64 *64)写

    2. 动态RAM(DRAM)
      (1) 动态RAM基本单元电路

      三管:
      读出与原存信息相反;
      写入与输入信息相同;
      单管:
      读出时数据线有电流为1;
      写入时Cs充电为1,放电为0;

      (2) 动态RAM芯片举例
      三管动态RAM芯片(Intel 1103) 读

      三管动态RAM芯片(Intel 1103) 写

      单管动态RAM芯片 Intel 4116(16K *1位)外特性
      注:需要14根地址线,但实际上只有7根地址线,所以需要分两次;

      Intel 4116 芯片 读 原理

      Intel 4116 芯片 写 原理

      (3) 动态RAM刷新
      刷新与行地址有关
      ①集中刷新(存取周期为0.5μs)
      集中刷新是在规定的一个刷新周期内,对全部存储单元集中一段时间逐行进行刷新,此刻必须停止读/写操作。用0.5μs *128=64μs的时间对128行进行逐行刷新,由于这64μs的时间不能进行读/写操作,故称为“死时间”或访存“死区”。由于存取周期为0.5μs,刷新周期为2ms,即4000个存取周期。

      补充一点:为什么刷新与存取不能并行?
      因为内存就一套地址译码和片选装置,刷新与存取有相似的过程,它要选中一行——这期间片选线、地址线、地址译码器全被占用着。同理,刷新操作之间也不能并行——意味着一次只能刷一行。


      ②分散刷新(存取周期为1μs)
      分散刷新是指对每行存储单元的刷新分散到每个存取周期内完成。其中,把机器的存取周期tc分成两段,前半段tM用来读 / 写或维持信息,后半段tR用来刷新。即在每个存取操作后绑定一个刷新操作。延长了存取周期,这样存取周期就成了0.5μs + 0.5μs =1μs。但是由于与存取操作绑定,就不需要专门给出一段时间来刷新了。这样,每有128个读取操作,就会把0-127行全部刷新一遍。故每隔128μs 就可将存储芯片全部刷新一遍,即刷新周期是1μs×128=128μs远短于2ms,而且不存在停止读 / 写的死时间,但是存取周期长了,整个系统速度降低了(分散刷新的刷新周期128μs ,其实不需要这么频繁,会导致浪费);

      ③异步刷新(分散刷新与集中刷新相结合)
      既可以缩短“死时间”,又充分利用最大刷新间隔为2ms的特点,具体操作为:在2ms内对128行各刷新一遍,即每隔15.6μs刷新一行(2000μs / 128≈15.6μs),而每行刷新的时间仍为0.5μs。这样,刷新一行只能停止一个存取周期,但对每行来说,刷新间隔时间仍为2ms,而死时间为0.5μs。(相对每一段来说,是集中式刷新,相对整体来说,是分散式刷新)。如果将 DRAM 的刷新安排在CPU对指令的译码阶段,由于这个阶段CPU不访问存储器,所以这种方案既克服了分散刷新需独占0.5μs用于刷新,使存取周期加长且降低系统速度的缺点,又不会出现集中刷新的访存“死区”问题,从根本上上提高了整机的工作效率;

      3.动态RAM和静态RAM的比较

    只读存储器(ROM)

    简介:

    1. 掩模ROM(MROM)
      行和列选择线交叉处有MOS管为1;
      行和列选择线交叉处无MOS管为0;
    2. PROM(一次性编程)
    3. EPROM(多次性编程)
    4. EEPROM(多次性编程)
    5. Flash Memory(闪速型存储器)

    存储器和CPU的连接

    1. 存储器容量的扩展
      (1) 位扩展(增加存储字长)
      用 2片 1K *4位存储芯片组成1K *8位的存储器(10根地址线,8根数据线)

      (2) 字扩展(增加存储字的数量)
      用 2 片1K *8位存储芯片组成2K *8位的存储器(11根地址线,8根数据线),不同时工作利用1根地址线选择其中一个芯片

      0 10个0~10个1 第一片;
      1 10个0~10个1 第二片;
      (3) 字,位扩展
      用 8 片1K *4位存储芯片组成4K *8位的存储器(21根地址线,8根数据线),每2片1K *4位构成1K *8位芯片,需要4组;

      00 10个0~10个1 第一组;
      01 10个0~10个1 第二组;
      10 10个0~10个1 第三组;
      11 10个0~10个1 第四组;

    2. 存储器与CPU的连接

      地址线的连接
      数据线的连接
      读 / 写命令的连接
      片选线的连接
      合理选择存储芯片
      其他 时序,负载



      主存地址空间分配:
      系统程序区:6000H~67FFH
      用户程序区:6800H~6BFFH
      (1) 写出对应的二进制代码

      (2)确定芯片的数量和类型

      (3) 分配地址线

      (4) 确定片选信号
      74138译码器介绍

      A,B,C 输入端口,输入二进制数;
      Y0~Y7 输出端口,输出十进制数;
      G1,G2A,G2B 片选端口,当以此为100时芯片选通,否则无法工作;


      (1) 写出对应的二进制地址码

      (2) 确定芯片的数量和类型

      (3) 分配地址线

      (4) 确定片选信号


      (1) 写出对应的二进制地址码
      (2) 确定芯片的数量和类型


      (3) 分配地址线

      (4) 确定片选信号

    存储器的校验

    1. 编码的最小距离
      任意两组合法代码之间二进制位数的最小差异;
      编码的纠错,检错能力与编码的最小距离有关;

      汉明码就是具有一位纠错能力的编码;

    2. 汉明码的组成
      汉明码采用奇偶检验,分组校验;
      汉明码的分组是一种非划分方式:

      分三组,每组有1位校验位,共包括4位数据位;
      为什么分三组:

      写出对应的二进制代码:
      1 001
      2 010
      3 011
      4 100
      5 101
      6 110
      7 111
      所以,001 代表的1为第一组,010代表的2为第二组,100代表的4为第三组。011代表在第1和第2组公共部分;


      汉明码的组成需增添多少位检测位:2k>=n+k+1;
      检测位的位置:2i (i=0,1,2,3,……);

      异或:异或不同位真(1),同或相同为真(1);

    3. 汉明码的纠错过程

      二进制多所对应的十进制的值就是出错位;



      因为第四位是校验位,错了,可以不去纠错;
      校验: 与偶校验不同的是,纠错过程中,偶校验用异或,奇校验用同或;

    提高访存速度的措施

    • 采用高速器件;
    • 采用层次结构 Cache -主存;
    • 调整主存结构;
    展开全文
  • 杭电计算机组成原理存储器设计实验5
  • 这是4*2的存储器,可以进行封装,实现更大的存储单元。
  • 哈工大计算机组成原理存储器2114芯片的实现课程报告,内附有可执行代码
  • 哈工大计算机组成原理存储器2114芯片的实现代码,助教验收通过
  • 华中科技进大学计算机组成原理存储器设计实验1-7

    千次阅读 热门讨论 2020-05-25 17:50:27
    华中科技进大学计算机组成原理存储器设计实验1-7 这里写目录标题**华中科技进大学计算机组成原理存储器设计实验1-7**实验实验一 汉字字库存储芯片扩展实验实验二 MIPS寄存器文件设计实验三 MIPS RAM设计实验四 全...

    华中科技进大学计算机组成原理存储器设计实验1-7

    实验

    实验一 汉字字库存储芯片扩展实验

    在这里插入图片描述

    实验二 MIPS寄存器文件设计

    在这里插入图片描述

    实验三 MIPS RAM设计

    在这里插入图片描述

    实验四 全相联cache设计

    在这里插入图片描述
    在这里插入图片描述

    实验五 直接相联cache设计

    在这里插入图片描述
    在这里插入图片描述

    实验六 4路组相连cache设计

    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    实验七 2路组相联cache设计

    在这里插入图片描述

    展开全文
  • 详细的介绍了计算机组成原理中的存储器层次结构
  • 计算机组成原理 存储器的校验

    千次阅读 2020-10-07 22:01:58
    汉明码的组成 汉明码是由Richard Hanming 于1950年提出的,他具有一位纠错能力 由编码纠错理论得知,任何一种编码是否具有减压能力和纠错能力,都与编码的最小距离有关。所谓编码最小距离,是指在一种编码系统中,...

    存储器的校验

    汉明码的组成

    汉明码是由Richard Hanming 于1950年提出的,他具有一位纠错能力
    由编码纠错理论得知,任何一种编码是否具有减压能力和纠错能力,都与编码的最小距离有关。所谓编码最小距离,是指在一种编码系统中,任意两组合法代码之间的最少二进制位数的差异。

    举例说明:
    编码系统第一组 0 0 0 0 1 0 1 0 1
    编码系统第二组 0 0 0 1 1 0 1 1 1
    编码系统第三组 0 0 1 1 1 1 1 1 1
    编码系统第四组 0 0 0 0 1 0 1 1 1
    任选两组,总共有六种选择
    其中第一组和其余组的距离分别为:2,4,1
    其中第二组和剩下组的距离分别为:2,1
    其中第三组和剩下组的距离分别为:3
    故编码的最小距离为:1

    根据纠错理论得:
    L - 1 = D + C 且D>=C
    即编码最小距离L越大,则其检测错误的位数D越大,纠错错误的位数C也越大,求纠错能力恒小于或等于检错能力。

    举例说明:
    当编码最小距离为L=3时,这种编码方式最多能检错二位,或者能检错一位和纠错一位

    设欲检测的二进制代码为n位,为使其具有纠错能力,需增添k位检测位,组成n+k位的二进制代码。为了能准确对错误定位以及指出代码没错,新增添的检测位数k应满足:
    在这里插入图片描述
    k的位数确定以后,便可以由它们所承担的的检测任务设定它们在被传送代码中的位置及它们的取值。
    设n+k位代码自左向右依次编号位第1,2,3,…,n+k位,而将k位检测位记作Ci,分别按插在n+k位代码编号的第1,2,4,8,…,2^k-1位上。这些检测位的位置设置是为了保证它们能分别承担n+k位信息中不同位数所组成的“小组”的奇偶检验任务,使检测位和它所负责检测的小组1的个数位奇数或者偶数,具体分配如下:

    以下只取前五位,前四组

    C1:
    00001  1
    00011  3
    00101  5 
    00111  7
    01001  9
    01011  11
    01101  13
    01111  15
    …
    
    C2:
    00010  2
    00011  3
    00110  6 
    00111  7
    01010  10
    01011  11
    01110  14
    01111  15
    …
    
    C3:
    00100  4
    00101  5
    00110  6 
    00111  7
    01100  12
    01101  13
    01110  14
    01111  15
    10100  20
    10101  21
    10110  22
    10111  23
    11100  28
    11101  29
    11110  30
    11111  31
    …
    
    C4:
    01000  8
    01001  9
    01010  10 
    01011  11
    01100  12
    01101  13
    01110  14
    01111  15
    ...
    

    以上为Ci所分配的组成员,第一列为二进制数,第一列为十进制数,大家有没有发现规律?
    对于二进制数值中总有一列全是一
    在这里插入图片描述
    其余位均是按照顺排序的,可以总结出规律来
    每一组的第一位数字均为:在这里插入图片描述
    i为相应的组数
    然后出现连续相同的数字,第一组总有一个连续数字,第二组总有两个连续数字,第三组为总有连续四个连续数字…
    对于连续数字的多少,也可以用公式定义:

    在这里插入图片描述
    但是大家发现连续数值会出现断层,这总是相差:
    在这里插入图片描述
    比如在C3组中的
    00100 4
    00101 5
    00110 6
    00111 7
    01100 12

    这里的7和12相差2^(3-1)+1=5

    这里举例说明:

    欲传递的信息为1010,需要求它的汉明码

    解:
    这里信息的位数为4位,根据公式2^k >= k+n+1
    可求出k = 3,即只需要三组,分别插入2^(1-1)=1位,
    2^(2-1)=2位,
    2^(3-1)=4位中
    其安排如下:
    

    在这里插入图片描述

    如果按照配偶原则来配置汉明码,
    则C1应使得1,3,5,7(因为只有7位,所以后面的成员可以忽略)中的“1”的个数位为偶数;
    则C2应使得2,3,6,7位中的“1”的个数位偶数;
    则C3应使得4,5,6,7位中的“1”的个数为偶数;
    

    那么如何通过数学表达式来表达“1”个数为偶数了?
    这里就是通过异或符号实现的
    即:
    在这里插入图片描述
    也就是说1010的汉明码为:1010010
    如果是奇校验的话,Ci需要取反

    汉明码的纠错过程

    汉明码的纠错过程实际上是对传送后的汉明码形成新的检测位,根据检测位可直接求出错误的位置。

    这里举例说明:

    设传送后的汉明码为0010100,求传送前的汉明码(按照配偶原则)

    这里总位数只有七位,小于2^(4-1)=8位,即只有三位校验位
    故可以解出新的检测位为:
    

    在这里插入图片描述
    即C3C2C1 = 110 B = 6 D,表示第六位的数据有误,故传送前的汉明码应该为 0010110
    又如,对于七位的汉明码,当收到汉明码按配偶原则的求得的C3C2C1 = 001 , 010 , 100三者之一,也就是在校验位置上,则说明它没有错误。

    参考:计算机组成原理 唐朔飞

    展开全文
  • 一、存储器分类 1、按存储介质分类 (1)半导体存储器:TTL、MOS 易失(断电不存储数据) TTL(晶体管晶体管逻辑)集成度低功耗高但速度快、MOS(金属氧化物半导体)功耗低集成度高 (2)磁表面存储器:要有...

    1.1 概述

    一、存储器分类

    1、按存储介质分类

    (1)半导体存储器:TTL、MOS   易失(断电不存储数据)

               TTL(晶体管晶体管逻辑)集成度低功耗高但速度快、MOS(金属氧化物半导体)功耗低集成度高 

    (2)磁表面存储器:要有磁头、磁载体    非易失

    (3)磁芯存储器:硬磁材料、环状元件    非易失

    (4)光盘存储器:激光、磁光材料           非易失

    2、按存取方式分类

    (1)存取时间与物理地址无关(随机访问)

    不管信息存在什么地址,只要给出地址,可以在相同的时间里把信息读出或写入

    • 随机存储器  在程序的执行过程中 可读 可写
    • 只读存储器  在程序的执行过程中 只读

    (2)存取时间与物理地址有关(串行访问)

    • 顺序存取存储器  磁带
    • 直接存取存储区  磁盘

    3、按在计算机中的作用分类

    • PROM  可编程 
    • EPROM  电可编程
    • EEPROM  电可擦写可编程
    • Flash Memory  U盘 SSD
    • 辅助存储器 光盘 磁盘

    二、存储器的层次结构

    1、存储器三个主要特性关系

    • 寄存器不止CPU中有,I/O端口中也有。
    • 有些寄存器在指令中可以使用,这些寄存器不透明,称为体系结构寄存器。
    • 还有一些寄存器不需要让程序员了解,是透明的,指令不能对他们直接进行操作,称为非体系结构寄存器。

    2、缓存-主存层次和主存-辅存

    • cpu可以从主存中读信息,也可以把结果存在主存当中
    • 主存容量有限,文档等存在辅存当中
    • 当程序运行时,需要导入到主存当中
    • 主存和辅存使用软硬件结合方式让其二者构成一个整体
    • 缓存是为了解决CPU与主存速度不匹配
    • CPU可以直接访问缓存,通过缓存访问主存,缓存中的信息是主存中一部分信息的副本
    • CPU最常用的绝大部分指令和数据都存储在缓存中,计算机的速度会得到很大提升
    • 程序局部性原理:一段程序在一段时间内大概率会反复使用
    • 空间局部性原理:一段程序的相邻空间代码大概率会被使用

    • 主存和辅存构成的整体叫做虚拟存储器
    • 虚拟存储器的地址空间使用新的地址空间叫做虚地址,是编写地址是使用的逻辑地址
    展开全文
  • 存储器的分类按存储介质分类按存取方式分类在计算机的作用分类 按存储介质分类 半导体存储器 晶体管半导体(TTL) 特点:易失(容易信息丢失),集成低,功耗高,速度快 金属氧化物半导体(MOS) 大部分半导体...
  • 存储器分级 cpu-----Cache-------主存 SRAM实现 DRAM电容实现 DRAM同步刷新 DRAM异步刷新 只读ROM FLASH存储器 ...
  • 一、 解答: (1)机器字长为8位,地址码为18位。所以最大主存空间可以表示为:2^188b 或者256k8位或者就是256kb (2)256k8/32k8=8个 (3)32k8/4k4=16片 (4)16*8=128片 二、 解答: 三、(这题看不懂。......
  • 软件、硬件或软硬件结合,组成存储体系 一二三级缓存在CPU中 缓存—主存层次和主存—辅存层次 缓存—主存层次 主存—辅存层次 连接方式 硬件方法连接 软硬件结合方法连接 应用地址 实地址(物理地址) ...
  • 假设页表已调入主存储器中,在访问存储器时,先访问一次主存去查页表,再访问主存才能取得数据,这就相当于主存速度降低了一倍,因此,把页表的最活动部分,存放在快速存储器中,组成块表,这是较少时间开销的一种...
  • 1)存储器如何存储信息? (2)在实际应用中如何用存储芯片组成具 有一定容量的存储器
  • 存储器系统设计实验实验 word文档 最适合中山大学学生使用
  • 内存和高速缓冲器的映射有三种方式,直接映射,组映射还有全映射。 组映射,内存块放置组内任何一个位置都可以,放在不同的位置,是由什么决定的呢?替换算法吗? 能不能把映射和替换算法直接建立联系?...
  • 存储器存储器寻址(重点)存储容量存储速度存储器带宽半导体存储芯片基本结构随机存取储存器(RAM)静态RAM动态RAM只读存储器(ROM)存储器与CPU的连接(好像是重点)存储器校验汉明码提高访存速度单体多字多体...
  • 问题:字位扩展的存储器组成逻辑图该怎么画? 答:首先掌握以下原则: 一个存储器的容量假定为M×N位,若使用l×k位的芯片(l,k需要在字向和位向同时进行扩展。此时共需要(M/l)×(N/k)个存储器芯片。 ...
  • 1、存储器 Ⅰ Flash ROM: SST39VF1601 数据位宽为16位(16根数据线);20根地址线;2M(1M*16bit)。 Ⅱ SDRAM: HY57V641620HG 数据位宽为16位(16根数据线);12根地址线(行地址选择线有12根,列地址选择线有8根...
  • 计算机组成原理存储器是很大很重要的一部分类容,这张PPT是高校课件,
  • 文章目录计算机组成原理--存储器层次结构基本概念和主存储器存储器基本术语存储器分类高速缓冲存储器(Cache)虚拟存储器(Virtual Memory) 基本概念和主存储器 存储器基本术语 记忆单元 (存储基元 / 存储元 / 位...
  • 存储器存储器分类按介质分类按存取方式分类按在计算机中的作用分类存储器的结构及性能主存的技术指标存储器与cpu的连接提高缓存速度高速缓冲存储器(cache)cache的读写操作cache的改进cache映射替换策略 存储器分类...
  • 文章目录存储器概述存储器分类按存储介质区分按存取方式分按存储器读写功能分按信息的可保存性分按在计算机系统中的作用分存储器分级结构高速缓冲存储器(CACHE)主存储器存储器存储器的基本构成半导体存储器芯片...
  • 计算机基础方面的知识,对于一些非科班出身的同学来讲,一直是他们心中的痛,而对于科班出身的同学,很多同学在工作之后,也意识到自身所学知识的不足与欠缺,想回头补补基础知识。关于计算机基础的课程很多,内容...
  • 存储器 概述: 对存储器的分类 存储介质分类: 半导体存储器 易失 磁表面存储器 非易失 磁芯存储器 非易失 光盘 非易失 存取方式: 随机访问 串行访问 顺序存取,磁带 直接存取,磁盘 作用: 主存储器: ...
  • 存储器的分类 半导体存储器: 如内存,U盘,固态硬盘;磁存储器:磁带,磁盘。 随机存储器(RAM): ...其中缓存-主存的层次原理是:局部性原理。在CPU与主存之间增加一层速度快(容量小)的Cache,目...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,773
精华内容 1,109
关键字:

计算机组成原理存储器