精华内容
下载资源
问答
  • 计算机组成原理期末复习【超实用】

    万次阅读 多人点赞 2019-08-14 00:07:42
    计算机组成原理(第二版)唐朔飞 编著(课本有些地方还不错,可以下载电子版看看) 五道解答题30‘=9’(9个知识点)+6’+6’+4’+5’ 我依据老师的考题范围手动整理,有什么问题or想添加的知识点请在评论下方留言...

    计算机组成原理(第二版)唐朔飞  编著(课本有些地方还不错,可以下载电子版看看)

    b站2小时讲解链接 https://www.bilibili.com/video/BV1x4411q7Fz/初次录讲解视频,各种差错和画音不同步请各位谅解,我录到后面都想放弃了,只当是做做博文的推广,想着知识点都写得挺明白了,我个人看博文比看视频效率高,实在没想到挺多人宁愿看视频。我后台还看到有些人说听不懂,如果全都听不懂的话,我建议你们另寻高人指点。我和你们一样是学生,我也有很多没搞明白为什么的,只知道大概怎么算、怎么画。还有,大家别再问我要word文档了,我发到CSDN上的底稿全都删了,可能在你们看来是混课设和考试的救命稻草,在我看来只是一堆再无用处的垃圾。

    五道解答题30‘=9’(9个知识点)+6’+6’+4’+5’ 橙色题号的是当年我遇到的考试题,后面计算题记不清楚确切考了哪些,但掌握了做题技巧就问题不大了。

    我依据老师的考题范围手动整理,有什么问题or想添加的知识点请在评论下方留言!实时更新,助诸位共进步!

    一、解答题

    1. 影响流水线性能的因素主要有哪几种?请简要加以说明。P348

        结构相关:是当多条指令进入流水线后,硬件资源满足不了指令重叠执行的要求时产生的。不同指令争用同一功能部件产生资源冲突。

        数据相关:是指令在流水线中重叠执行时,当后继指令需要用到前面指令的执行结果时发生的。可能改变对操作数的读写访问顺序。

        控制相关:是当流水线遇到分支指令和其它改变PC值的指令时引起的。

    2. 为了保证DRAM的存储信息不遭破坏,必须在电荷漏掉前就进行充电,称为刷新。常见的刷新方式有哪三种,试分析它们间的区别。P86

        集中刷新:是在规定的一个刷新周期内,对全部存储单元集中一段时间逐行进行刷新,此刻必须停止读/写操作。

        分散刷新:是指对每行存储单元的刷新分散到每个存储周期内完成。

        异步刷新:是前两种方式的结合,既可缩短“死时间”,又充分利用最大刷新间隔2ms的特点。

    3. 说明计算机九大寻址方式及有效地址EA计算方法。P311

        立即寻址:无需寻址        隐含寻址:无需寻址       直接寻址:EA=A        间接寻址:EA=(A)         相对寻址:EA=(PC)+A

        基址寻址:EA=(BR)+A    变址寻址:EA=(IX)+A    寄存器寻址:EA=Rj    寄存器间接寻址:EA=(Rj)

    4. 按传输信息的不同,系统总线可分为哪几类?并加以简单描述。P43

        数据总线:用来传输各种功能部件间的数据信息,是双向传输总线,其位数与机器字长、存储字长有关,一般为8/16/32位。

        地址总线:主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。

        控制总线:用来发送各种控制信号的传输线,通常对任意控制线而言,它的传输是单向的。

    5. 试说明具有Cache-主存结构的计算机,CPU在访问存储器时的工作流程。P110

        CPU欲读取主存某字时,有两种可能:一种是所需要的字已经在缓存中,即可直接访问Cache;另一种是所需的字不在Cache内,此时需将该字所在的主存整个字块一次调入Cache中(Cache与主存之间是字块传输)。当Cache未满时,主存块可被调入缓存块中,称该主存块与缓存块建立了联系。当Cache已满时,无法接收来自主存块的信息,就由Cache内的替换机构按一定的算法从Cache内移除哪块返回主存,并把新的主存块调入Cache中。

    6. 在写操作时,要考虑Cache和主存的数据一致性的问题,试说明写回法和写直达法的区别。P113

        写回法(拷回法):写操作时只把数据写入Cache而不写入主存(减少了主存的写操作次数),写操作时间=访Cache时间。但当(读操作且Cache已满时)Cache数据被替换出来时才写回主存,增加了Cache复杂性。

         写直达法(存直达法):写操作时数据既写入Cache又写入主存,写操作时间=访存时间,它能随时保证主存与Cache的数据始终一致,但增加了访存次数。(读操作时不涉及对主存的写操作,更新策划较容易实现。)

    7. 说明补码定点加减运算,判断溢出的两种方法。P239-240

         一位符号位判断溢出:参加操作的两个数(减法时即为被减数和“求补”后的减数)符号相同,其结果的符号与原操作数的符号不同,即为溢出。

         两位符号位判断溢出:若结果双符号位相同,则未溢出;若双符号位不同,则溢出。最高符号位为真结果符号。

    8. 说明Cache-主存的地址映像有哪三种方式,说明他们的基本映像原理。P117

        直接映射:将主存空间按Cache的尺寸分区,每区内相同的块号映像到Cache中相同的块位置。优:实现简单;缺:不够灵活

        全相连映射:主存中的每一个字块可映射到Cache任何一个字块位置上,当访问一个块中的数据时,块地址要与Cache块表中的所有地址标记进行比较以确认是否命中。

        组相连映射:是直接映射和全相连映射的一种折中方案,这种方案将存储空间分为若干组,各组间是直接映射,而组内各块间是全相连映射。

    9. 试说明指令周期,机器周期,时钟周期之间的关系。P386

         一个指令周期包含若干个机器周期,一个机器周期又包含若干个时钟周期(节拍),每个指令周期内的机器周期数可以不等,每个机器周期内的节拍数也可以不等。

    10. 试说明单译码方式(线选法)和双译码方式(重合法)的区别。P75

          存储芯片内的地址译码器有两种方式:一种是线选法,适用于地址线较少的芯片。地址信号只需经过一个方向的译码器就可以选中某一存储单元的所有位,结构较简单。

          另一种是重合法,适用于地址线较多的芯片。地址线分为两组,分别经行地址译码器和列地址译码器,通过两者“与”选中存储单元才能进行读/写。

    11. 分别说明一下名词MAR,MDR,CU,IR,PC的中文名称及该器件的主要功能。P14-16

         MAR是存储器地址寄存器,用来存放欲访问的存储单元的地址,其位数对应存储单元的个数。

         MDR是存储器数据寄存器,用来存放从存储体某单元取出or存入的代码,其位数与存储字长相等。

    如4K × 8位的存储芯片,有log2(4K)=12条地址线,8条数据线

         CU是控制单元,用来分析当前指令所需完成的操作,并发出各种微操作命令序列,用以控制所有被控对象。

         IR是指令寄存器,用来存放当前指令,IR的内容来自MDR。

         PC是程序计数器,用来存放当前欲执行指令的地址,它与主存的MAR间有一条直接通道且具有自动加1功能,即可自动形成下一条指令的地址。

    12. 计算机的五大基本组成是什么?P9

          运算器:用来完成算术运算和逻辑运算,并将运算的中间结果暂存在运算器里。

          存储器:用来存放数据和程序。

          控制器:用来控制、指挥程序和数据的输入、运行以及处理运算的结果。

          输入设备:用来将人们熟悉的信息形式转换为机器能识别的信息形式,常见的有键盘、鼠标等。

          输出设备:可将机器运算结果转换为人们熟悉的信息形式,如打印机输出等。

    13. 设某计算机采用微程序控制器,试说明微程序控制器的基本工作原理(即CPU执行指令时的操作过程)。P405

          首先将用户程序的首地址送到PC,然后进入

          取指阶段:①将取指周期微程序首地址M→CMAR

                            ②取微指令:将对应控存M地址单元中的第一条微指令读到控存数据寄存器中,记为CM(CMAR)→CMDR

                            ③产生微操作指令:第一条微指令的操作控制字段中为“1”的各位发出控制信号,如PC→MAR、I→R,命令主存    接收程序首地址并进行读操作。

                            ④形成下一条微指令的地址:此微指令的顺序控制字段指出了下一条微指令的地址为M+1,将M+1送至CMAR,即Ad(CMDR)→CMAR

                            ⑤取下一条微指令:将对应控存M+1地址单元中的第二条微指令读到CMDR中,即CM(CMAR)→CMDR

                            ⑥产生微操作指令:由第二条微指令的操作控制字段中对应“1”的各位发出控制信号,如M(MAR)→MDR使对应主存2000H地址单元中的第一条机器指令从主存中读出,送至MDR中。

                            ⑦形成下一条微指令地址:将第二条微指令下地址字段指出的地址M+2送至CMAR,即Ad(CMDR)→CMAR

          执行阶段:①取数指令微程序首地址的形成:当取数指令存入IR后,其操作码OP(IR)直接送到微地址形成部件,该部件的输出即为取数指令微程序的首地址P,且将P送至CMAR,记作OP(IR)→微地址形成部件→CMAR

                            ②取微指令:将对应控存P地址单元中的微指令读到CMDR中,记为CM(CMAR)→CMDR

                            ③产生为操作命令:由微指令操作控制字段中对应“1”的各位发出控制信号,如Ad(IR)→MAR、I→R,命令主存读操作数。

                            ④形成下一条微指令地址:将此条微指令下地址字段指出的P+1送至CMAR,即Ad(CMDR)→CMAR

    14. 试说明汉明码的校验原理(即如何生成汉明码,以及汉明码的检验原理),默认偶校验。P110

         汉明码的生成步骤:①确定校验位的位数 2^k ≥ n + k +1

                                         ②确定校验位的位置

                                         ③分组

                                         ④生成校验位的值

                                         ⑤得出结论

          检验原理:将已知的汉明码按照前三步正常进行,到第四步时,用H接收P和D一起异或,然后把H倒序排列,若都为0,即无错。否则,该序列对应的二进制位置出错。

    15. 试说明循环冗余校验码的校验原理。P144

           循环冗余校验码的生成步骤:①确定校验位的位数 r

                                                          ②写出信息多项式 M(x)

                                                          ③将信息多项式左移 r 位,得到 M(x)·x^r

                                                          ④用 M(x)·x^r 除以生成多项式 G(x),得到 r 位校验位

                                                          ⑤M(x)·x^r+R(x) 得到CRC码

         检验原理:根据余数判出错位,取反纠错。

    二、计算题

    第6章  运算方法和运算部件

    定点原码一位乘:符号位单独计算,运算数取绝对值参与计算。

    定点原码两位乘:提高了乘法速度,但仍基于重复相加和移位的思想,且随着乘数位数的↗,重复次数↗,仍影响乘法速度。计算较复杂,不常考,自行看书!

    并行阵列乘法器:可大大提升乘法速度。(拓展)

    定点补码一位乘:分校正法比较法(Booth法)。校正法中被乘数符号任意,乘数分正、负两种情况。若乘数为正,则按原码一位乘的算法计算,符号位不用另外计算,被乘数的符号位参与计算若乘数为负,则按原码一位乘的算法计算,被乘数和乘数取绝对值参与计算,最后加上 [-x]补 校正。虽然可将乘数和被乘数互换,使乘数保持+,不必校正,但当两数均为-时必须校正。∵Booth的运算规则不受乘数符号的约束 ∴控制线路较简明,在计算机中普遍使用,常考!

    定点补码两位乘:自行看书!

    区别:补码乘法中,乘积得符号位是在运算过程中自然形成的。而原码乘法中,符号位与数值部分分开计算。

    困扰作者得问题是:被乘数和乘数互换位置的其它情况在此不一 一列举,以上三个例子,两个源于书本,同一组数据,书上的校正法却不能全部适用。望指点!

    P8应=1,感谢网友指正

    较复杂,不怎么考,在此不赘述!

    第四章  主存储器

            

    第七章  指令系统

    教材P324

    第3篇  中央处理器

    教材P384

    看下方!!

        ←参考P412例10.6,上题改正为

    已确定是对的!

    第四章  存储系统

    书上P122原题!

    鉴于我用公式写易误导大家,我上传书上原解如下:

    4.4  辅助存储器

    1. 若某磁盘有两个记录面,每面80个磁道,每磁道18扇区,每扇区存512字节,计算该磁盘的容量是多少?

    解:         18×512×80×2B=1440KB

    举个栗子( o=^•ェ•)o

    如果对你有帮助,可以给点小赏。记得关注我呦!

    展开全文
  • 如果学校没有的话,就找网上的计算机组成原理题库,题就那么多,很大概率会出原题。 更新,好吧,我只考了90分,因为我写在后面的大题我以为有的不会出,所以部分没仔细学习。 快要考计算机组成原理,但不会。 不要...

     

                                                                                同学,你好!

                                                   若觉得有用请点赞或关注~以后会发布更多有用的内容。


      2019-07-24更新:插入了一张“高分喷雾”。

     2019-06-27更新:感谢@dollyuu 指正,64题少打了几个字,现已订正。

    2019-06-26更新: 同学们!期末考试的话光有知识储备不行,还需要去刷真题(侧重选择题),培养题感!问一下学校有没有期末考试复习群,找历年考试题过一下,因为不同的出题人对不同的知识侧重点可能不同!

    如果学校没有的话,就找网上的计算机组成原理题库,题就那么多,很大概率会出原题。

    更新,好吧,我只考了90分,因为我写在后面的大题我以为有的不会出,所以部分没仔细学习。

    快要考计算机组成原理,但不会。

     

    不要慌,看我下面

     

    闲来无事,将复习时整理的部分资料push来,纯手打,部分错误根据自身基础忽略即可,不影响阅读。

    掌握了这些,计算机组成原理卷面分九十分以上是稳了。

    我说,课不用上了。

     

    1. 计算机体系结构 程序员所见到的计算机系统系统的属性,概念性的结构与功能特性。
    2. 计算机组成:实现计算机体系结构所体现的属性。
    3. 总线:总线是连接各个部件的信息传输线,是各个部件共享的传输介质。
    4. 面向CPU的双总线结构:I/O设备和主存交换信息时仍要占用CPU。
    5. 单总线结构图:必须设置总线判优秀逻辑,影响工作速度。
    6. 以存储器为中心:提高了传输效率,减轻了系统总线的负担,且保留了i/o设备与主存交换信息不经过CPU的特点。
    7. 总线的分类:片内总线(芯片内部);系统总线(各部件之间)-数据总线(双向),地址总线(单向),控制总线。;通信总线:用于计算机系统之间或计算机系统与其他系统之间的通信。
    8. 总线特性:机械特性(尺寸,形状),电气特性(传输方向和有效的电平范围),功能特性(每根传输线的功能),时间特性:信号的时序关系。
    9. 总线的性能指标:总线宽度,总线带宽,时钟同步/异步,总线复用,信号线数,总线控制方式,其他指标。
    10. 总线控制:集中式:链式查询:设备的优先权与总线控制器的距离有关。计数器定时查询:优先权由计数值决定,计数值为0时同链式查询方式。独立请求方式:中央仲裁器的内部排队逻辑决定;分布式。
    11. 总线通信控制:目的:解决通信双方如何获知传输开始和结束,以及通信双方协调和配合问题。
    12. 总线传输周期:申请分配,寻址,传数,结束。
    13. 总线通信:同步通信,异步通信,半同步通信,分离式通信。
    14. 1个时钟周期为1/100MHz=0.01us,总线宽度为32位=4B,数据传输率为4B/0.04us=100MBps.
    15. 奇偶检验码:信息为+1位奇偶检验位。奇检验:使信息位和检验位中“1”的个数共计为奇数;偶检验:~1的个数为偶数。
    16. 异步串行通信单位:波特率:单位时间内传送二进制数据的位数,单位为bps(位/秒),记为波特。
    17. 比特率:单位时间内传送二进制数据位的位数。
    18. 总线按其所在的位置,分为片内总线、系统总线、通信总线。
    19. 存储器:按存储介质分类:半导体存储器(易失),磁表面存储器,磁芯存储器,光盘存储器;按存取方式分类:随机访问(存取时间与物理地址无关):随机存储器(RAM),只读存储器(ROM)。串行访问(存取时间与物理地址有关):顺序存取存储器,直接存取存储器。按在计算机中的作用分类:主存储器,寄存器,告诉缓冲存储器,辅助存储器。
    20. 存储器的层次结构:缓存-主存层次和主存-辅存层次。
    21. 虚地址(逻辑地址):用户编程的地址。实地址(物理地址):实际的主存单元地址。
    22. MDR:主存数据寄存器(数据总线),MAR:主存地址寄存器(地址总线)
    23. 主存中存储单元地址的分配:地址线24根,按字节寻址范围为2的24次方 =16M;若字长32位,则一个字有4个字节,所以要留2根地址线指出该字中的哪个字节[00,01,10,11],即寻址范围为 2的(24-2)次方=4M;若字长16位,则一个字有2个字节,所以要留1根地址线指出该字中的哪个字节[0,1],即寻址范围为 2的(24-1)次方=8M;
    24. 某机字长16位,存储容量为64KB,若按字编址,它的寻址范围是32K。
    25. SRAM静态随机存储器,DRAM动态
    26. 存储器的扩展:位扩展、字扩展和字位同时扩展。
    27. 汉明码:增添 2k ≥ n + k + 1位检测位,2i  ( i = 0,1,2 ,3 ,    )、
    28. C2 检测的 g2 小组包含第 2,3,6,7,10,11,···gi 和 gj 小组共同占第 2i-1 + 2j-1 位
    29. 多体并行系统:高位交叉:每个模块中的单元地址是连续的。低位交叉:不连续,可以增加存储器带宽。四体低位交叉存储器连续读取 4 个字所需的时间为   T+(4 -1)τ,若采用高位交叉编制(顺序存储),所需时间为4T
    30. 带宽单位:bps
    31. SRAM静态随机存取存储器。DRAM即动态随机存取存储器
    32. 设tc为命中时的Cache访问时间,tm为未命中时的主存访问时间,1-h表示未命中率,则Cache-主存系统的平均访问时间ta为ta=htc+(1-h)tm
    33. 0磁道(最外圈)的位密度为最低位密度;
    34. 道密度DtDt = 1/P        
    35. n沿磁盘半径方向单位长度上的磁道数;
    36. n单位:道/英寸(tpi)
    37. 位密度Db
    38. n磁道单位长度上能记录的二进制代码位数;
    39. n单位:位/英寸(bpi) 。
    40. 存储容量=记录面数×每面磁道数×磁道容量
    41. 平均寻址时间等于平均寻道时间与平均等待时间之和;
    42. 数据传输率:Dr  = Db × V,Db数据传输率 = 每条磁道的容量 × 磁盘转速
    43. 误码率 出错信息位数与读出信息的总位数之比,通常采用循环冗余码来发现并纠正错误。
    44. 输入输出系统的发展概况 :分散连接 (CPU 和 I/O设备  串行 工作 程序查询方式);总线连接(CPU 和 I/O设备  并行 工作 中断方式 DMA 方式 )
    45. 输入输出系统的组成 :I/O 软件;I/O 硬件
    46. I/O 设备与主机的联系方式 :I/O 设备编址;设备选址
    47. 联络方式 :立即响应;异步工作采用应答信号 ;同步工作采用同步时标
    48. 连接方式:辐射式连接,总线连接。
    49. i/o设备与主机信息传送的控制方式:程序查询方式,程序中断方式,DMA方式
    50. 数据线:根数等于存储字长的位数或字符的位数。命令线:传输CPU想设备发出的命令信号,其根数与命令信号多少有关。状态线:将i/o设备状态报告主机。设备选择先(地址线):传送设备码,根数取决i、o指令中设备码的位数。
    51. 传送数据功能:数据缓冲寄存器暂存准备交换的信息,与数据线项链;选址功能:当设备选择线的设备码与本设备码相符时,发出设备选中信号SEL;反映i/o设备工作状态的功能,用于触发器D和工作触发器B标志设备状态;传送命令功能:命令寄存器存放i/o指令中的命令码,只有SEL信号有效,才接受命令线上的命令码。
    52. 设备类型:按数据传送方式:并行接口+串行接口;按功能选择的灵活性分类:可编程接口+不可编程接口;按通用性:通用接口+专用接口;按数据传送的控制方式?:中断接口+DMA接口。
    53. 中断处理过程是由硬件和软件结合来完成的。
    54. 为什么要使用中断?解决速度问题,使CPU和I/O并行工作;对意外情况(如磁盘损坏、运算溢出等)能够及时处理。是实时控制领域中,及时响应外来信号的请求。
    55. INTR:中断请求触发器(=1有请求);MASK:中断屏蔽触发器(=1被屏蔽);D:完成触发器
    56. 中断触发器EINT;
    57. 中断服务程序的流程:保护现场;中断服务;恢复现场;中断返回。
    58. DMA接口功能:向CPU申请DMA传送;处理总线控制权的转角;管理系统总线、控制数据传送;确定数据传送的首地址和长度,修正传送过程中的数据地址和长度;DMA传送结束时,给出操作完成信号。
    59. DMA组成:主存地址寄存器(AR)和字计数器(WC)、数据缓冲寄存器(BR)、控制逻辑、中断机构、设备地址寄存器(DAR)
    60. 原码:正数时前面补0,负数补1;注意整数时变换符号位,小数时变换个位;;x=+1110 [x]原=0,1110;x=-1110  [x]原=2的4次方+1110=1,1110 ;  x=+0.1101  [x]原 = 0.1101  ;x = -0.1101   [x]原=1-(-0.1101) = 1.1101;  特殊:[+0]原=0,0000   [-0]原=1,0000
    61. 补码:正数的补码为原码本身,负数补码为原码除符号位外取反加一(当真值为负数时,原码是补码除符号位外取反加一)。x = +1010  [x]补 = 0,1010;x=1011000 [x]补 =2的(7+1)次方 +(1011000 ) =1,0101000   特殊:[+0]补=0,0000=[-0]补
    62. 反码:正数的反码为原码本身,负数的反码为原码除符号位外每位取反。 x =   -0.1010   [x]反 =1.0101   ,特殊:[+0]反= 0,0000  [-0]反= 1,1111
    63. 总结:最高位为符号位,“,”(逗号整数);“.”(小数点小数);对于正数,原码 = 补码 = 反码;对于负数 ,符号位为 1,其 数值部分 原码除符号位外每位取反末位加 1得到补码,原码除符号位外每位取反得到反码。 
    64. 已知 [y]补 求[-y]补:[y]补连同符号位在内每位取反,再末位加1 即得[-y]补;
    65. 移码:[x]移 = 2的n次方 + x(2的n次方>x ≥-2的n次方);x=10100  [x]移=2的5次方 + 10100= 1,10100 ;x= –10100 [x]移=2的5次方–10100=0,01100  特点: [+0]移 = [  0]移,最小真值的移码为全 0 
    66. 补码与移码只差一个符号位 :x = +1100100  [x]补 = 0,1100100   [x]移= 1,1100100   
    67. 定点表示:小数:数符.数值;整数:数符,数值。原码与反码的小数范围为–(1–2的-n次方)~+(1–2的-n次方)整数范围为–(2的n次方–1)~+(2的n次方–1)注意,原码与反码范围相同;补码:小数范围为–1~+(1–2的-n次方) ,整数范围为–2的n次方~+(2的n次方–1)
    68. 浮点表示:N = S× r的j次方    S 尾数  r 基数 j 阶码; 当 r = 2  N = 11.0101=0.110101*2的10(注意,这个10是2进制,表示十进制的2)次方
    69. (好像是存储在计算机内)浮点数实际上是用一对定点数(阶码和尾数)来表示的。 阶符+阶码的数值部分+(小数点位置)数符(小数点位置)+尾数
    70. 浮点数:上溢:阶码>最大阶码  ;下溢:阶码<最小阶码(下溢时按机器零处理)。设机器数字长为 24 位,欲表示±3万的十进制数,除阶符、数符各 取1 位外,阶码、尾数各取几位?   解:∵2的14次方=16384  2的15次方=32768  ∴15 位二进制数可反映 ±3 万之间的十进制数   即2的15次方(m可取4,5,6···因为2的4次方为16) × 0.×××···×××   答:最大精度取m=4,n=18
    71. 移位运算:正数全补0;负数时原码补0,反码补1,补码左移补0右移补1。
    72. 运算时连同符号位一起运算,进位丢弃。设 A = 0.1011,B = – 0.0101  [A + B]补=0 . 1 0 1 1 +1 . 1 0 1 1 =1 0 . 0 1 1 0 = [A + B]补 ∴ A + B  =    0 . 0 1 1 0 
    73. 溢出判断:一位符号位判溢出:参加操作的 两个数符号相同,其结果的符号与原操作 数的符号不同,即为溢出。
    74.  程序:用于解决实际问题的一系列的指令;
    75. 指令:使计算机执行某种操作的命令。从层次结构看,分成:微指令+机器指令。
    76. 指令系统:一台计算机中所有机器指令的集合。
    77. 指令格式:操作码字段op(操作特性与功能),地址码字段(操作数的地址)。操作码字段为8位,则指令系统中的指令数目为28=256条。
    78. 机器字长:运算器一次能处理的二进制数的位数。
    79. 指令字长:一个指令字中包含二进制代码的位数;指令字长由操作码长度、操作码地址长度和个数共同决定。
    80. 指令系统可分为固定字长指令、可变字长指令。
    81. 指令有半字长、单字长、双字长、多字长等不同的长度类型。
    82. 陷阱:意外事故的中断。
    83. 寻址方式:确定本条指令的操作数地址,吓一跳欲执行指令的指令地址。有指令寻址+数据寻址两种方式。
    84. 指令寻址:分为 顺序寻址和跳跃寻址。
    85. 偏移寻址:直接寻址和寄存器间接寻址方式的结合。包括基址寻址,变址寻址,相对寻址。
    86. CISC:复杂
    87. RISC:简化

    以下为我总结的必掌握部分(想高分?下面的全搞会)

    另计算机组成原理(第二版唐朔飞)319页7.3也需要掌握。

    下面是可能会出的题,丰富知识面,高手可追求掌握。

    掌握了这些,计算机组成原理卷面分九十分以上是稳了。

    若觉得有用或有问题请关注或评论~以后会更新更多内容。

     

     

     

    展开全文
  • 《江西理工大学计算机组成原理期末复习题+答案》由会员分享,可在线阅读,更多相关《江西理工大学计算机组成原理期末复习题+答案(15页珍藏版)》请在人人文库网上搜索。1、1 .选择问题1 .中国在_ _ _ _ _ _年开发出了...

    《江西理工大学计算机组成原理期末复习题+答案》由会员分享,可在线阅读,更多相关《江西理工大学计算机组成原理期末复习题+答案(15页珍藏版)》请在人人文库网上搜索。

    1、1 .选择问题1 .中国在_ _ _ _ _ _年开发出了第一台电子数字计算机,第一台晶体管数字计算机是在_ _ _ _ _ _ _ _ _ _年完成的。a.19461958 b.19501968 c.19581961 d.195919652. 32位微机的乘法除法部件位于___A___处。A.CPU B .接口c .控制器d .专用芯片3 .没有外部存储的计算机显示器是A.RAM B.ROM C.RAM和ROM D.CPU4 .以下数量中最小的数量是:(101001 )2b.(52 )8c.(2b ) 16 d.(44 ) 105 .在机器数___B___中,零的表现形式是唯一的。a .原代。

    2、码b .互补代码c .移位代码d .反转6 .在定点二进制运算器中,减法一般通过___d______实现。a .原码运算的二进制减法器b .补数运算的二进制减法器c .补数运算的十进制加法器d .补数运算的二进制加法器7 .在以下关于运算器的描述中,___c______是正确的。a .只进行算术运算,不进行逻辑运算b .只进行加法运算c .可以暂时保存运算结果的d .以上的答案都是错误的8 .一个DRAM芯片的存储容量是512K8位,该芯片的地址线和数据线的数量是__D____。a.8,512 b.512,8 c.18,8 d。 十九、八9 .相关存储器是用___C___寻址的存储器。a .寻。

    3、址方式b .堆栈访问方式c .内容指定方式d。 寻址和堆栈访问方式的组合。10 .在指令系统中采用不同地址方式的目的主要是为了___B___。a .存储程序和程序控制b .缩短指令长度,扩大地址空间,提高编程的灵活性c .可以直接访问外部存储器d。 提供扩展操作码的可能性,降低指令解码的难易度11 .堆叠地址方式中,将a作为累计寄存器,将SP作为堆叠指针,将MSP作为SP指针的堆叠单元,如果操作的动作为(A)Msp,(SP)-1SP,则堆叠操作的动作为: b .A.(Msp)A、(PS ) 1PS b.(PS ) 1PS、(Msp)AC.(SP)-1SP、(Msp)A D.(Msp)A、(SP。

    4、)-1SP12.cpu跟踪指令的后续地址的寄存器是__B____。a .主存储器地址寄存器b .程序计数器c .指令寄存器d .状态条件寄存器13 .多媒体CPU的基本概念中正确表达的句子要说明。a .多媒体CPU是搭载了MMX技术的处理器b .多媒体CPU不是流水线结构C.MMX命令集是MIMD (多命令流多流)的并行处理命令d .多媒体CPU一定是CISC设备14.futurebus总线的基本概念描述正确的表达是___C___。A. Futurebus总线是高性能的同步总线标准b .基本上是同步数据时序协议c .关于结构、处理器技术的开发标准d .数据线的规模不能动态变更在15._ _ _。

    5、 a _ _ _的微计算机系统中,外围设备可以与主存储器单元统一地址,因此不需要使用I/O接口。a .单总线b .双总线c .三总线d .以上三种总线16 .笔记本电脑用的外部存储设备是a .软盘b .硬盘c .固态磁盘d .光盘17 .具有自我同步能力的记录方式。A.NRZ0 B.NRZ1 C.PM D.MFM18. ____A__不是中断请求发生的条件。a .一个指令执行结束b .一次I/O动作结束c .设备内部发生故障的d .一次DMA操作结束了19 .在使用DMA方法传输数据的情况下,每次传输数据时都使用____c______。a .指令周期b .数据周期c .存储器周期d .总线周期。

    6、20 .并行I/O标准接口SCSI允许主适配器连接到具有___B___台SCSI接口的设备。A.6 B.7 C.8 D.1021 .在计算机科学技术文献中,英语简称CAI表示.a .计算机辅助制造b .计算机辅助教育c .计算机辅助设计d .计算机辅助管理22 .某机字长为32位。 其中1位符号位,31位表示尾数。 用定点小数表示的话,最大正小数是_ b _ _ _ _ _ _ _ _。a.(1-2- 32 ) b.(1-2- 31 ) c.(1-2- 30 ) d.2-31-123 .一个机器语言的长度为32位,采用IEEE格式时,步骤代码用_ _ _ _ _ _ _ _来表示。a互补代码b。

    7、原代码c移位代码d被反转24 .运算器的核心部分是__C____。a .数据总线b .多路复用器c .算术逻辑运算单元d .累计寄存器25 .一台计算机的字长为32位,其内存容量为16MB,用字寻址时,其地址范围就是_ _ _ _ _ _ _ _ _ _ _ _。A. 08MB B. 04M C. 04MB D. 08M26 .所谓存储周期是指:a .存储器的读出时间b .内存的写入时间c .内存连续读取和写入所允许的最短时间间隔d .内存连续写入所允许的最短时间间隔27 .在虚拟存储上,___D___在程序运行时完成地址映射。a .程序员b .编译器c .程序d .操作系统的加载28 .因为。

    8、零地址运算指令不向指令格式提供操作数地址,所以该操作数可以从___b______获取。a .即时数和堆栈顶部b .堆栈顶部和子堆栈顶部c .堆栈和堆栈顶部d .寄存器和存储器单元29 .在寄存器间接地址方式中,操作数在___b______上。a .通用寄存器b .主存储单元c .程序计数器d .堆栈30 .与具有m个并行部件的处理器相比,有m个管线处理器___A___。a .具有同等水平的吞吐量能力b .不具有同等水平的吞吐量能力c .吞吐量能力比前者的吞吐量能力d大。 吞吐量能力比前者的吞吐量能力小31.___D___用于保存当前正在执行的指令。a .缓冲寄存器b .地址寄存器c .程序计数。

    9、器d .指令寄存器32 .比较水平型微指令和垂直型微指令时,_ _ _ _ _ _。a .前者一次只能进行一个操作b .后者一次只能进行一个操作c .两者一次只能进行一个操作d .两者都可以一次完成多个操作33 .在集中总线仲裁中,__C____响应时间最快。a .菊花链方式b .计数器定时查询方式c .独立请求方式34 .在描述现代流行巴士的结构中,基本概念表达正确的句子是__B____。a .现代流行巴士结构不是标准巴士b .在现代总线结构中,CPU与其私有cache一起作为模块连接到总线上c .此类CPU模块只允许在系统中使用一个d .以上是正确的35.CPU将1字节型变量发送到CRT显。

    10、示器,在CRT总线接口上具有8位数据寄存器的情况下,CPU将该字节型变量的二进制代码以__D____发送到接口,从接口发送到CRT。a .并行b .串行c .时分d .并行串行36.____a__输入操作允许在计算机等待数据之前将数据传输到计算机a .程序查询方式b .中断方式C. DMA方式d .独立请求方式37 .在微机系统中,外围设备通过适配器连接到主板上的系统总线a .数据缓冲区和数据格式转换b .监视外围设备的状态c .控制外围设备操作的d .前三项功能的综合作用38 .中断向量地址是__C____。a .子程序入口地址b .中断服务例程入口地址c .中断服务例程条目地址的地址d .。

    11、中断返回地址39.CPU的读/写控制信号的作用是____D__。a .确定数据总线上数据流的方向的b .控制存储器操作(R/W )的类型c .控制内存信息的流入、流出的方向d .以上任一作用40 .某存储器芯片的存储容量为8K8位的情况下,其地址线和数据线管脚的合计为____A__。A. 21 B. 20 C. 18 D. 1641.2000年中国开发的神威号计算机的浮点计算速度达到了每秒____C__亿次。A. 10000 B. 4080 C. 3840 D. 284042 .现在很多集成电路的生产都采用了所谓的基本材料。a .非晶硅b .单晶硅c .多晶硅d .硫化镉43 .一个机器语言的。

    12、长度为32位,其中数为1位时,定点整数表示_ _ a _ _ _ _ _ _ _的最小负数值。a.- (231-1 ) b.- (232-1 ) c.- 231 d.- 23244 .机械数____D__中,零的表现形式是唯一的。a .原代码和补充代码b .反转c .移位代码d .补充代码45 .复用器是一种用于从n个数据源中向共同目的地发送_ _ _ _数据的设备,其功能的实现将取代_______。a .一个以上,nand门b .一个,三状态缓冲器C. n个、三状态缓冲区D. n个以上、nor门46 .在浮点运算器的描述中,正确的句子是___b______。a .步进码零件可以实现加、减、乘。

    13、法、除法四种运算b .步骤码零件只进行步骤码的加法、减法、比较操作c .步进码零件只进行步进码的加、减d .零头零件只进行乘法和除法47.4型交叉内存有四个存储模块,每个存储模块都有___c_______。a .地址寄存器b .地址寄存器和指令寄存器c .地址寄存器和数据缓冲寄存器d .地址寄存器、数据缓冲寄存器、指令寄存器48 .某机型的字长为64位,内存容量为32MB。 如果用半个字编辑地址,地址范围就变成了。a.064mb.032mb.016mb.08m49 .双端口内存能够高速读写是因为采用了_ _ _ _ _ _ _ _ _。a .新型器件b .流水技术c.2套相互独立的读写电路d 。

    14、.高速芯片50 .在寄存器直接地址方法中,在寄存器中存储了___B___。a .操作数b .保存操作数的主存储器单元的地址c .保存操作数的寄存器编号d .保存操作数的主存储器单元的地址51 .指令的地址方式采用跳过地址方式的情况下,能够实现.a .堆栈地址b .程序的条件转变c .程序的无条件迁移d .程序的条件迁移或无条件迁移52.RISC指令系统的基本概念不正确的句子是a .选择几个使用频率高的简单指令,指令数少b .指令长度固定c .指令格式的种类多,地址方式的种类多d .只有读取/内存指令访问内存53 .同步控制是。a .用统一定时信号控制的方式b .所有指令执行时间相同的方式c .。

    15、仅适用于CPU控制的方式d .仅适用于外围设备控制的方式奔腾处理器是__B____。A. 16位微处理器b .标准16位微处理器C. 32位微处理器D. 64位微处理器55 .在CPU中,临时指令的寄存器是__D____。a .数据寄存器b .程序计数器c .状态条件寄存器d .指令寄存器56 .描述PCI总线的基本概念的正确句子是__A____。A. PCI总线的基本传输机制是突发传输B. PCI总线是与处理器相关的高速外围总线C. PCI设备一定是主设备d .系统只允许一条PCI总线57.CPU的控制总线提供__D____。a .数据信号流b .所有存储器和I/O设备的定时信号和控制信号c.i/o设备和来自存储器的响应信号D. B和c两个58 .软盘、硬盘、磁带驱动器、光盘和固态盘属于___B___设备。a .远程通信b .外部存储器c .内部存储器d .人接口的I/O59 .发生中断时,程序计数器PC由硬件保护,而不是软件更新。 主要是_ a _。a .能够进入中断处理程序,能够正确地返回原程序,b .节省内存c .中断处理。

    展开全文
  • 四川大学计算机组成原理 期末复习——何贤江.pptx计算机组成原理;计算机组成原理复习提要;第一章复习;2. 信息的表示与处理;3.存储程序与冯?诺依曼体制;4.信息的数字化表示;7. 计算机硬件系统组织;第二章 复习;3. 二...

    四川大学计算机组成原理 期末复习——何贤江.pptx

    计算机组成原理;计算机组成原理复习提要;第一章复习;2. 信息的表示与处理;3.存储程序与冯?诺依曼体制;4.信息的数字化表示;7. 计算机硬件系统组织;第二章 复习;3. 二到八或十六进制转换;4. 二 、十进制相互转换 ;5. 数据的机器码表示;6. 数据原码表示法;7. 数据的补码表示法;;9. 几种常用的检错纠错码;;12. 海明校验码;海明效验码的分组;;13. 循环冗余码;14. 原码、补码加减法;15. 溢出判别;;舍入: 原码和补码:0舍1入,或者末位恒置1 反码:1舍0借,或者末位恒置0

    逻辑运算: 基本逻辑运算有:逻辑乘(AND)、逻辑加(OR)、 求反 (NOT)、 异或(NOR ) 复杂的运算可以用基本逻辑运算表示如:1)用异或判断两操作数是否相等:如 A B=0,则A=B 2) 用 0 A=A 及 1 A=A 的特性可以修改一组代码中的某些位 3)用AND 运算实现按位清零运算。 4)用OR 运算实现按位置 “1”运算。;全加器: 如果只考虑两个输入量相加的加法器,叫做半加器。 如果考虑三个输入量相加的加法器,叫做全加器。 并行加法器 串行加法器:用一个全加器分n步实现n位数相加的方法。 并行加法器:用n个全加器一步实现n位数相加的方法。串行进位逻辑表达式

    并行进位逻辑表达式;;19. 原码一位乘运算步骤;20. 补码乘法(比较法)运算的步骤;21.加减交替除法步骤;22. 补码除法运算步骤;23. 浮点数运算;(1)对阶操作,求阶差: ?E= EX - EY, 使阶码小的数的尾数右移??E?位, 其阶码取大的阶码值;(2)尾数加减;(3)规格化处理;(4)舍入操作,可能带来又一次规格化;(5)判结果的正确性,即检查阶码上下溢出。;25. 浮点数乘法运算;26. 浮点数除运算;练习题;8. 分别按串行进位方式与并行进位方式,写出进位信号C3的逻辑表达式(C0为初始进位)。9.若X补=0.1011,Y补=0.0111,试用变形补码(双符号位)判断X补+Y补是否溢出。10.在补码一位乘中,判断条件YnYn+1,试写出相应的操作规则。;二、填空题1. 某浮点数字长16位,其中阶码含阶符共4位,以2为底,移码表示,尾数含1位数符,共12位,补码表示,现有一浮点数代码为1010011010000000,其真值为( )。2. 若真值X= -1/16,则[X]原=( )。3.浮点数字长16位,其中阶码含阶符共4位,以2为底移码表示,尾数含一位数符共12位,补码表示,规格化,则真值(-25x0.375)10的浮点数代码应为( )4.设[x]补=1.x1x2x3x4,当x

    展开全文
  • 杭电2018计算机组成原理期末习题模型机经改造升级后,扩大了主存容量,并在CPU与主存之间添加了一个Cache,假设CPU总是从Cache取得数据,在一段时间内,Cache完成存取的次数为2100次,主存完成的存取次数为400次,...
  • 计算机组成原理期末

    2013-02-03 09:12:21
    各种学院期末试题,试题资源,非常多,非常全面,非常有用
  • 计算机组成原理期末考试真题复习题1、在小型或微型计算机里,普遍采用的字符编码是______。A. BCD码????? B. 16进制????? C. 格雷码??? D. ASCⅡ码以下四种类型指令中,执行时间最长的是______。A. RR型????? B. RS...
  • 山东科技大学计算机组成原理期末考试题库与答案山东科技大学2016-2017年计算机组成原理期末考试题库选择题1、完整的计算机系统应包括______。DA. 运算器、存储器和控制器 B. 外部设备和主机C. 主机和实用程序 D. ...
  • 计算机组成原理期末复习题
  • 计算机组成原理期末复习(一)概论和计算机的发展和应用 计算机组成原理期末复习(二)系统总线 计算机组成原理期末复习(三)存储器 计算机组成原理期末复习(四)输入输出系统 计算机组成原理期末复习(五)计算机...
  • 2014年广工计算机组成原理期末考试B卷及答案.广东工业大学考试试卷 ( B )课程名称: 计算机组成原理 试卷满分 100 分考试时间: 201 年 6 月 日 (第 1 周 星期 )题 号一二三四五六七八九十总分评卷得分评卷签名复核...
  • 大连理工大学计算机组成原理期末考试试卷大 连 理 工 大 学学号: 院系: 级 班课 程 名 称: 计算机组成与结构 试 卷: A 考试形式 闭 卷 授课院 (系): 软 件 学 院 考试日期: 2007 年 1 月 18 日 试卷共 6 页...
  • 计算机组成原理期末考试复习总结PPT
  • 2015计算机组成原理期末总结计算机组成原理期末总结计算机系统概述计算机5大部件组成作用。同时说明三大系统总线的作用。冯 · 诺伊曼体系结构基本思想。同时自己去了解哈弗结构。计算机系统的层次结构。计算机三大...
  • 学而不思则惘,思而不学则殆成都信息工程学院计算机组成原理期末考试试题及答案一、选择题1、完整的计算机系统应包括______。D A. 运算器、存储器和控制器 C. 主机和实用程序A. RAM存储器 C. 主存储器 A. 多指令流单...
  • 大连理工大学计算机组成原理期末考试试卷大 连 理 工 大 学课 程 名 称: 计算机组成与结构 试 卷: A 考试形式 闭 卷授课院 (系): 软 件 学 院 考试日期: 2007 年 1 月 18 日 试卷共 6 页一二三四五六七八九十...
  • 计算机组成原理期末复习.pdf
  • 计算机组成原理期末复习题 题目内容丰富 非常适合各种基础的同学练习
  • 计算机组成原理期末考试试题及答案一、选择题1、完整的计算机系统应包括______。DA. 运算器、存储器和控制器C. 主机和实用程序A. RAM存储器C. 主存储器A. 多指令流单数据流C. 堆栈操作 B. 外部设备和主机 D. 配套的...
  • 计算机组成原理期末试题及答案第一章 计算机系统概论计算机的硬件是由有形的电子器件等构成的,它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU(中央处理器)。目前的CPU...
  • 第一章计算机系统概论计算机的硬件是由有形的电子器件等构成的,它包括运算器、存储器、控制器、...计算机系统是一个有硬件、软件组成的多级层次结构,它通常由微程序级、一般程序级、操作系统级、汇编语言级、...
  • 计算机组成原理期末计算机组成原理期末复习指导习指导计算机组成原理期末复习指导
  • 精品文档信息学院本科生2008—— 2009 学年第 2 学期计算机组成原理课程期末考试试卷(A 卷)一 、选择题(本题共 30 分,每小题 1.5 分)1.冯·诺伊曼计算机中指令和数据均以二进制形式存放在存储器中,CPU 区分它们的...
  • 2016计算机组成原理期末试卷.docx,2016计算机组成原理期末试卷.docx
  • 计算机组成原理期末考试相应的考试试题以及答案,供各位参考。
  • 计算机组成原理 期末考试试卷 期末考试题目每年都差不多 用来复习很有用
  • 杭州电子科技大学计算机组成原理期末样卷(b).doc还剩5页未读,继续阅读下载文档到电脑,马上远离加班熬夜!亲,喜欢就下载吧,价低环保!内容要点:图 1 模型机结构图 2 微程序流程图…… …… ……HALT 停机 1111...
  • 内蒙古大学计算机组成原理期末练习0 (4页) 本资源提供全文预览,点击全文预览即可全文预览,如果喜欢文档就下载吧,查找使用更方便哦!9.9 积分第 1 页 共 4 页 《《计算机组成原理计算机组成原理》》期末练习期末...
  • 《2009计算机组成原理期末考试A卷》由会员分享,可在线阅读,更多相关《2009计算机组成原理期末考试A卷(6页珍藏版)》请在人人文库网上搜索。1、信息学院本科生20082009学年第2学期计算机组成原理课程期末考试试卷(A...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 4,365
精华内容 1,746
关键字:

计算机组成原理期末