精华内容
下载资源
问答
  • 锁存器和触发器区别

    千次阅读 2019-11-21 11:06:45
    锁存器 锁存器(Latch)是一种对脉冲电平敏感的存储单元电路,它们可以在特定输入脉冲电平作用下改变...锁存器是利用电平控制数据的输入,它包括不带使能控制的锁存器和带使能控制的锁存器触发器 lip-flop:触...

    锁存器

    锁存器(Latch)是一种对脉冲电平敏感的存储单元电路,它们可以在特定输入脉冲电平作用下改变状态。锁存,就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存,其次完成高速的控制器与慢速的外设的不同步问题,再其次是解决驱动的问题,最后是解决一个I/O口既能输出也能输入的问题。锁存器是利用电平控制数据的输入,它包括不带使能控制的锁存器和带使能控制的锁存器。
    在这里插入图片描述

    触发器

    lip-flop:触发器,是时钟边沿触发,可存储1bitdata,是register的基本组成单位。在每个存储单元电路上引入一个时钟脉冲(CLK)作为控制信号,只有当CLK到来时电路才被“触发”而动作,并根据输入信号改变输出状态。把这种在时钟信号触发时才能动作的存储单元电路称为触发器,以区别没有时钟信号控制的锁存器。
    在这里插入图片描述

    区别

    门电路是构建组合逻辑电路的基础,而锁存器和触发器是构建时序逻辑电路的基础。门电路是由晶体管构成的,锁存器是由门电路构成的,而触发器是由锁存器构成的。也就是晶体管-》门电路-》锁存器-》触发器,前一级是后一级的基础。latch完成同一个功能所需要的门较触发器要少,所以在asic中用的较多。
    锁存器电平触发,非同步设计,受布线延迟影响较大,很难保证输出没有毛刺产生。latch将静态时序分析变得极为复杂。
    触发器边沿触发,同步设计,不容易受毛刺的印象。时序分析简单。面积比latch大,消耗的门电路比latch多。

    D触发器和D锁存器的区别

    钟控D触发器其实就是D锁存器,边沿D触发器才是真正的D触发器,钟控D触发器在使能情况下输出随输入变化,边沿触发器只有在边沿跳变的情况下输出才变化。
    两个锁存器可以构成一个触发器,归根到底还是dff是边沿触发的,而latch是电平触发的。锁存器的输出对输入透明的,输入是什么,输出就是什么,这就是锁存器不稳定的原因,而触发器是由两个锁存器构成的一个主从触发器,输出对输入是不透明的,必须在时钟的上升/下降沿才会将输入体现到输出,所以能够消除输入的毛刺信号。

    展开全文
  • 007 锁存器和触发器

    2020-10-02 10:00:37
    锁存器触发器(D触发器,JK触发器,T触发器

    1、锁存器

    1.1、S-R(Set-Reset)latch

    在这里插入图片描述

    SRQ_nextQ’_nextSRQ_nextQ’_next
    00QQ’保持0011不允许
    0101复位0110置位
    1010置位1001复位
    1100不允许11QQ’保持
    S-R latch
    {signal: [
      {name: 'stage', wave: '64356', data: ['forbid', 'keep', 'reset', 'set', 'forbid']},
      {name: 'S', wave: 'hl.h.'},
      {name: 'R', wave: 'hlhlh'},
      {name: 'Q_n', wave: 'l30hl', data: ['Q_n-1']},
      {name: 'Q\'_n', wave: 'l31l.', data: ['Q\'_n-1']}
    ]}
    S'-R' latch
    {signal: [
      {name: 'stage', wave: '64356', data: ['keep', 'forbid', 'set', 'reset', 'keep']},
      {name: 'S\'', wave: 'hl.h.'},
      {name: 'R\'', wave: 'hlhlh'},
      {name: 'Q_n', wave: '3h.l3', data: ['Q_n-1', 'Q_n-1']},
      {name: 'Q\'_n', wave: '3hlh3', data: ['Q\'_n-1', 'Q\'_n-1']}
    ]}
    
    

    在这里插入图片描述

    1.2、transparent latch / D latch / Data latch

    透明锁存器带使能,只有使能才能改变状态,也就是说输出的改变在输入端是看得见的。D latch对电平敏感。
    在这里插入图片描述
    在这里插入图片描述

    {signal: [
      {name: 'Data', wave: 'hl..h.lh.l.'},
      {name: 'Enable', wave: 'l.h..l..h..'},
      {name: 'active', wave: 'l.3..l..3..', data: ['active', 'active']},
      {name: 'Q_n', wave: 'l...h....l.'}
    ]}
    
    

    在这里插入图片描述

    2、触发器

    2.1、D flip flop(主从触发器)

    主从触发器由两个D锁存器构成,触发沿敏感。
    在这里插入图片描述
    上图为下降沿触发的主从触发器,Enable前面的句号应该不是取反的意思,Clock为1时,Data从第一个锁存器的输入传到输出,Clock为0时,从第二个锁存器的输入传到输出,所以是下降沿触发。

    {signal: [
      {name: 'clk', wave: 'P........', period: 2},
      {name: 'D', wave: '01...0..1.....0...', period: 1},
      {name: 'Q', wave: '0.1...0...1.....0.', period: 1}
    ]}
    
    

    在这里插入图片描述

    2.2、JK flip flop

    在这里插入图片描述

    2.3、T flip flop

    在这里插入图片描述

    https://www.circuitlab.com/(电路图绘制)
    https://wavedrom.com/(波形绘制)

    展开全文
  • 本文主要讲了锁存器触发器区别,希望对你的学习有所帮助。
  • 锁存器和触发器区别

    千次阅读 2018-03-26 16:53:02
    锁存器和触发器是具有记忆功能的二进制存贮器件,是组成各种时序逻辑电路的基本器件之一。区别为: 一、latch同其所有的输入信号相关,当输入信号变化时latch就变化,没有时钟端。主要控制靠的是使能端,当使能端...

    锁存器和触发器是具有记忆功能的二进制存贮器件,是组成各种时序逻辑电路的基本器件之一。区别为:

    一、latch同其所有的输入信号相关,当输入信号变化时latch就变化,没有时钟端。主要控制靠的是使能端,当使能端有效时,锁存器的输出与输入相同;当使能端无效时,锁存器输出被锁存,与输入无关;

    二、触发器flip-flop受时钟控制,只有在时钟触发时才采样当前的输入,产生输出。当然因为latch和flip-flop二者都是时序逻辑,所以输出不但同当前的输入相关还同上一时间的输出相关。

     

     

    1、latch由电平触发,非同步控制。在使能信号有效时latch相当于通路,在使能信号无效时latch保持输出状态。DFF由时钟沿触发,同步控制。

    2、latch对输入电平敏感,受布线延迟影响较大,很难保证输出没有毛刺产生;DFF则不易产生毛刺。

    3、如果使用门电路来搭建latch和DFF,则latch消耗的门资源比DFF要少,这是latch比DFF优越的地方。所以,在ASIC中使用 latch的集成度比DFF高,但在FPGA中正好相反,因为FPGA中没有标准的latch单元,但有DFF单元,一个LATCH需要多个LE才能实现。latch是电平触发,相当于有一个使能端,且在激活之后(在使能电平的时候)相当于导线了,随输出而变化。在非使能状态下是保持原来的信号,这就可以看出和flip-flop的差别,其实很多时候latch是不能代替ff的。

     4、latch将静态时序分析变得极为复杂。(可以理解为不能分析)

    一般的设计规则是:在绝大多数设计中避免产生latch。出现锁存器会产生设计者意想不到的后果,并且它的隐蔽性很强,非老手不能查出。latch最大的危害在于不能过滤毛刺。这对于下一级电路是极其危险的。所以,只要能用D触发器的地方,就不用latch。

    另一方面要注意,当使用case语句和if…else语句时,一定要注意把可能出现的情况都列出来。如case语句需要使用default关键字把剩余的情况包含起来,而使用if语句最好加上else部分。

    展开全文
  • 锁存器---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态 触发器---对脉 冲边沿敏感,其状态只在时钟脉冲的上升沿或下降沿的瞬间改变 触发器 泛指一类电路结构, 它可以由触发信号 (如: 时钟, 置位, 复位等) 改变...
  • 解析锁存器和触发器区别
  • 锁存器和触发器

    千次阅读 多人点赞 2019-04-11 16:50:56
    双稳态电路 SR锁存器 D锁存器 触发器的电路结构工作原理 触发器的逻辑功能

    双稳态电路

    SR锁存器

    D锁存器

    触发器的电路结构和工作原理

    触发器的逻辑功能

    展开全文
  • 数字电子技术-锁存器和触发器数字电子技术-锁存器和触发器
  • 触发器和锁存器区别。 什么是触发器和锁存器触发器:一种具有触发功能的存储单元。 锁存器:一种由电平控制的存储单元。 无论是触发器还是锁存器都具有存储功能,关键是在时钟的变化下输入信号的作用下,输出...
  • 介绍单片机最基本的寄存器原理:锁存器和触发器
  • 数字电路:5 锁存器和触发器.pdf
  • 数字电路:ch5 锁存器和触发器.ppt
  • 锁存器和触发器
  • 锁存器触发器、寄存器缓冲器的区别锁存器触发器、寄存器缓冲器的区别
  • 锁存器和触发器区别5. 建立时间保持时间 1. 简介 锁存器和触发器统称为双稳态电路,它们具有存储数据的功能,是构成各种时序电路的基本单元 2. 锁存器 2.1 SR锁存器 当S=0,R=0时,电路状态不变,故电路具有...
  • 首先应该明确锁存器和触发器也是由与非门之类的东西构成。尤其是锁存器,虽说数字电路定义含有锁存器触发器的电路叫时序电路,但锁存器有很多组合电路的特性。 组合电路就是一个真值表,一个函数,一组输入对应一...
  • 锁存器由钟控D触发器(无时钟;控制信号先有效,数据后有效;由于不锁存数据的时候输出随输入变化而变化,输出有毛刺,在FPGA中尽量避免使用)。 本文参考了以下链接: 链接1 链接2 链接3 链接4 链接5 1、基本概念 ...
  • 以图示主要介绍了锁存器触发器和寄存器的基本概念;列出锁存器和触发器的不同点引出不同的应用场合;接着分析锁存器产生条件以及危害。
  • FPGA中锁存器和触发器

    千次阅读 2018-10-15 14:44:51
    到底什么是锁存器,它是怎么产生的,它到底寄存器有多少区别,它怎么消除。为什么说他不好?  一,是什么 锁存器是一种在异步时序电路系统中,对输入信号电平敏感的单元,用来存储信息。一个锁存器可以存储1bit...
  • 锁存器触发器一、双稳态电路二、SR锁存器三、D锁存器四、触发器主从D触发器的电路结构与原理集成D触发器芯片的内部逻辑电路图触发器的动态参数五、触发器的逻辑功能D触发器JK触发器T触发器SR触发器如何用D触发器...
  • 锁存器触发器.ppt

    2020-03-27 14:33:35
    锁存器和触发器原理介绍,内容同时易懂,图文并有,便于理解,详细介绍了锁存器的几种重要的类型,同时涉及了该锁存器的一个典型应用,为深入理解锁存器提供了很好的帮助,同时作为缓存集成电路的基础元件,锁存器...
  • 锁存器触发器

    2020-06-16 12:13:36
    锁存器触发器 *新人第一次写博客,经验有待不足,敬请见谅。 锁存器 *锁存器(Latch),顾名思义就是一种对脉冲电平敏感的存储单元电路;他们可以在特定的输入脉冲电平作用下改变状态。 触发器 *触发器(Filp-Flop)...
  • SR(Set/Reset)锁存器

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 4,430
精华内容 1,772
关键字:

锁存器和触发器的区别