精华内容
下载资源
问答
  • 数字IC设计入门方法与资料大全
    万次阅读 多人点赞
    2020-08-30 14:24:57

    0. 前言
    正准备入行数字芯片设计的同志们可以看看以下几篇行业入门介绍的文章,因水平有限,文中难免存在疏漏、错误之处,与最新技术脱节之处必定不少,敬请细心的读者不吝指教。有用的您带走,没用的就当笑话看,轻拍重锤皆可,相互学习提高。
    数字IC设计入门篇(1)初识电路板和芯片
    https://blog.csdn.net/weixin_43745611/article/details/107923283

    数字IC设计入门篇(2)初识电子元件
    https://blog.csdn.net/weixin_43745611/article/details/107926287

    数字IC设计入门篇(3)初识电路图
    https://blog.csdn.net/weixin_43745611/article/details/107966807

    数字IC设计入门篇(4)初识电路调试和测试
    https://blog.csdn.net/weixin_43745611/article/details/107967622

    数字IC设计入门篇(5)初识集成电路芯片
    https://blog.csdn.net/weixin_43745611/article/details/107993419

    数字IC设计入门篇(6)初识verilog
    https://blog.csdn.net/weixin_43745611/article/details/108017380

    数字IC设计入门篇(7)初识FPGA
    https://blog.csdn.net/weixin_43745611/article/details/108032793

    数字IC设计入门篇(8)初识数字IC设计前端
    https://blog.csdn.net/weixin_43745611/article/details/108041762

    数字IC设计入门篇(9)初识数字IC验证
    https://blog.csdn.net/weixin_43745611/article/details/108179589

    数字IC设计入门篇(10)初识数字IC设计后端
    https://blog.csdn.net/weixin_43745611/article/details/108272132

    以上文档主要针对FABLESS模式(无厂,专注IC设计)做介绍没涉及到制造业,芯片设计当然也离不开板级设计师和软件设计师,下面借网络资料中的一张图看看IC设计的全部工程。
    IC设计全工程
    1. 对IC设计感兴,该如何入门?
    现在有很多芯片设计和验证的培训班,不心疼口袋里银子的话当然是报班学习入门更快,培训班会有专业的老师给你指导。想了解那些IC培训机构好还是自己在网上搜索吧,这里就不针对具体培训机构打广告了。
    学校没开设IC设计相关课程又想学习IC设计知识,或者已参加工作想转行IC设计行业发展,关键还舍不得花银子的话该怎么办?
    答:花时间,先看,再练。
    看什么?
    看书,看视频。
    看什么书?看什么视频?
    数字电路基础和verilog基础书一定要选一本通读,这里给大家推荐两本国内普遍使用的书,它们是阎石主编的《数字电子技术基础(第五版)》和夏闻宇主编《Verilog数字系统设计教程》。其他书籍可以自行网络搜索或者参考数字IC设计入门篇(8)、(9)、(10)中给大家推荐的书籍。
    觉得看书太枯燥又难以理解的话,可以收集数字电路、FPGA、verilog、EDA、集成电路等专业视频观看,怎么找视频资料在后边后有专门的介绍。
    练什么?怎么练?
    练习数字电路设计,先用verilog描述一些简单的功能逻辑,再在EDA工具(VCS、ncverilog、Questasim、Vivado、ISE、Quartus、ModelSim)或者FPGA(某宝上很多,还送配套视频)上验证设计的正确性
    当你能独立完成一个接口模块编写,比如I2C、SPI、UART接口模块,说明你已经跨入数字电路设计大门了。

    学习方法总结
    抓住一个点
    先看书(看经典和经久不衰的书,不要一味求新)。
    看视频(抓住一个视频教程看完,切记不要不断切换视频,多了会迷茫)。
    多实践(边学边实践,通过实践才能正真掌握知识)。
    多总结(关键知识做笔记,碰到问题做标记并及时解决)。

    2. 自学IC设计,怎么获取更多资料?
    信息时代网上资料那是相当的丰富,随便找找可能一辈子也看不完,收费的资源这里不做介绍,介绍几种免费找资料的方法。

    (一)上各大社区论坛博客网站
    各大论坛中高手如云,初学者很多技术性问题都能在里面找到答案,很多资料(包括EDA等软件工具)都能在网站内搜索下载,收集到国内IC设计相关内容较多的网站如下。
    csdnEETOP论坛IC设计小镇(ictown)知乎21ICelecfans博客园(cnblogs)

    (二)找精品开放课程
    既然是精品课,讲的好不好听一听就知道,话不多说直接上网址和图片。
    http://www.icourses.cn/imooc/
    https://www.icourse163.org/
    数字电路
    中国大学
    具体想要看什么课程请自行搜索,当然很多高校的网站和其他教学网站也有很多公开课,可以自己找一下。

    (三)各大视频网站找课程
    国内主流视频网站相信大家都知道,毕竟没事的时候会去这些网站上找片看,输入你要学习的课程内容搜一搜,说不定就有你想要的呢,还是直接上一些链接吧。
    数字IC设计入门之全流程讲解
    https://www.bilibili.com/video/BV1BJ411w7gf

    数字IC SOC设计
    https://www.bilibili.com/video/BV1z4411278K

    数字IC设计之Perl脚本编程
    https://www.bilibili.com/video/BV1AJ41137ML

    UVM进阶+实战
    https://www.bilibili.com/video/BV1sJ411D7gB

    数字IC设计之验证SystemVerilog Assertion
    https://www.bilibili.com/video/BV1hE411Q7ZH

    数字IC设计之仿真工具synopsys VCS
    https://www.bilibili.com/video/BV1PJ411K7mj

    数字IC DFT
    https://www.bilibili.com/video/BV134411B7EF

    静态时序分析技术实践-PT
    https://www.bilibili.com/video/BV1rz411B7oW

    数字IC设计之综合工具Synopsys DC
    https://www.bilibili.com/video/BV1fJ411M7rq

    版图设计视频教程
    https://www.bilibili.com/video/BV1ib41127ed

    数字IC设计之布局布线工具Synopsys ICC
    https://www.bilibili.com/video/BV1PJ41137xx/?spm_id_from=333.788.videocard.0

    微电子器件与IC设计-华中科技大学
    https://www.bilibili.com/video/BV1Hx41137M2/?spm_id_from=333.788.videocard.8

    半导体芯片测试—ATE
    https://www.bilibili.com/video/BV18J411i7gc

    (四)网盘搜索资料
    最流行的要算百度网盘了,网盘里有各式各样的资源分享,包括很多培训机构资料,应有尽有,能不能找到你需要的得看你自己了。
    比如超能搜
    https://www.chaonengso.com/
    IC设计

    (五)微信公众号找资料
    他们经常会分享很多文章和资源。相信大家都会玩微信,怎么搜索相关的微信号就不多说了。

    看到这里,相信大家已经不会缺学习资料了,还是推荐些关键字让大家能更快更准确的找到芯片设计相关的资源:数字电路Verilog半导体芯片设计IC设计IC验证SystemVerilogFPGAASIC数字逻辑设计VHDLUVMDFT芯片前端设计芯片后端设计芯片验证等。

    3. 后话
    入门学习时上述网站可能对你很有帮助,但等你真正入行工作之后,可能会发现这些论坛、视频等网站都是浮云,那时候将不屑于去看或者就根本没有时间去看。在公司可以直接向前辈请教,他们能帮你解决大部分问题,EDA 工具问题可以看帮助文档,可以找EDA部门支持,可以去厂商的论坛搜索和提问,当然也可以找厂商的技术支持帮解决。

    更多相关内容
  • 芯片如何从零开始设计

    千次阅读 2019-07-22 13:13:28
    在各方助力下,集成电路成了时代热点,有大量文章在写芯片设计之复杂之困难,老驴打算从EDA 使用角度捋一遍芯片设计流程。在老驴画出第一副图之后,发现熟知的只有数字电路部分的一小段,对系统、软件及上层应用完全...

    在各方助力下,集成电路成了时代热点,有大量文章在写芯片设计之复杂之困难,老驴打算从EDA 使用角度捋一遍芯片设计流程。在老驴画出第一副图之后,发现熟知的只有数字电路部分的一小段,对系统、软件及上层应用完全无知,只能归类为Others。

    于消费者而言,一个可以使用的系统,有数字集成电路部分、模拟集成电路部分、系统软件及上层应用部分。关于各个部分的功能,借用IC 咖啡胡总的精品图可以一目了然。外部世界是一个模拟世界,故所有需要与外部世界接口的部分都需要模拟集成电路,模拟集成电路将采集到的外部信息转化成0/1 交给数字集成电路运算处理,再将数字集成电路运算处理完的信号转化成模拟信号输出;而这一切的运算过程都是在系统软件的号令跟监控下完成的,故曰:芯片是骨架,系统软件是灵魂。

    数字集成电路设计实现流程是个相当漫长的过程,拿手机基带芯片为例,对于3G, 4G, 5G, 工程师最初见到的是无数页的协议文档。架构师要根据协议来确定:协议的哪些部分可以用软件实现,哪些部分需要用硬件实现;算法工程师要深入研读协议的每一部分,并选定实现所用算法;芯片设计工程师,需要将算法工程师选定的算法,描述成RTL; 芯片验证工程师,需要根据算法工程师选定的算法设计测试向量,对RTL 做功能、效能验证;数字实现工程师,需要根据算法工程师和设计工程师设定的目标PPA 将RTL 揉搓成GDS; 芯片生产由于太过复杂,完全交由代工厂完成,封装亦是;对于测试,大部分公司都是租借第三方测试基台由自己的测试工程师完成,只有少部分土豪公司才会有自己的测试基台。

    一颗芯片,性能的60% 取决于架构师,在国内好的架构师不超过三位数,极好的架构师不超过两位数,架构师是芯片灵魂的缔造者,是食物链的最顶端,是牛逼闪闪的存在,就驴浅显认知,除了office 似乎没有EDA 工具用于架构设计;架构敲定了之后,大量的算法工程师跟上,对于协议规定的每个点,都要选择适当的算法,用C/C++ 做精确模拟仿真,要确保功能、精度、效率、吞吐量等指标,Matlab 跟GCC 应该是他们使用最多的工具。

    设计工程师根据算法工程师经过反复模拟仿真选择的算法,将抽象描述或定点C 转换成RTL, 在设计过程中需要反复仿真、综合,以确定设计功能的正确性,跟设计能达到的PPA. 除了RTL, 设计工程师还需要根据设计目标编写SDC 和power intent, 并做对应的质量检查。设计工程师需要使用大量EDA 工具:

    • 编辑器:VIM, emac;

    • Lint : RTL 质量检查,Spyglass, Jasper;

    • CDC: SDC 质量检查,Spyglass, Conformal, GCA;

    • CPF/1801: power intent 质量检查,CLP;

    • Power: RTL 级功耗分析,Joules, PA;

    • 仿真器:C, S, M 三家都有各自的仿真工具;

    • 综合:Genus, DC;

    从集成开始,由脑力劳作进入体力劳作,对比盖房子,就是从设计师到泥瓦工。集成工程师,要把芯片所用的所有模块相互连接起来,指导思想是架构工程师确定的,各个IP 如何连接是各IP 的owner 确定的,集成工程师只要保证不多连、不少连、不乱连即可,据说当前也没有什么有效的集成工具,常用到的是emac。

    验证

    接着捋,实际项目中验证跟综合从RTL coding 开始就会交叉进行,反复迭代。

    验证在数字芯片设计中占很大比例,近些年在设计复杂度的推动下验证方法学跟验证手段在不断更新,从OVM 到UVM, 从Dynamic verification 到Static verification, 从FPGA 到Emulator, 所有革新目的可概括为:快速、完备、易调试。验证涉及到许多方面,验证工程师一方面要对相关协议算法有足够了解,根据架构、算法工程师设定的目标设计仿真向量;另一方面要对设计本身足够了解,以提高验证效率,缩短验证时间。验证工程师需要掌握许多技术,需要使用许多工具。

    • 语言:各种脚本语言之外,C/C++, SystemVerilog, Verilog;

    • 协议:各种接口协议,各种通信协议,各种总线协议;

    • 工具:动态仿真工具,静态仿真工具,FPGA, Emulator;

     

    数字验证领域,依旧是C, S, M 三家几乎全霸,老驴已不做验证多年,对S, M 两家验证相关工具除了VCS, Verdi, Modelsim 其他几乎无知,此处拿C 家验证全套为例。

    • Static Verification: Jasper Gold 是C 家新近推出的静态验证工具,驴所理解的静态验证是基于断言的验证方法学,所谓静态即不需要输入测试激励,验证过程是纯数学行为。

    • Dynamic Verification: Xcelium 是C 家的动态验证工具,驴所理解的动态验证是基于UVM 的验证方法学,通过输入测试激励,监控仿真结果,分析覆盖率完成功能验证。

    • Emulator: 硬件仿真加速器,粗暴理解:有debug 功能的集成了丰富接口的巨型可编程阵列;特点:超高速验证、支持系统软件调试。帕拉丁是C 家在验证领域的明星产品,是行业翘楚,据说常有钦差莅临硅厂在帕拉丁前驻足良久,赏其外形之美,赞其功能之强。

    • Verification IP: 验证需要各种验证模型,各种IP, 各种总线,各种高速接口。

     

    FPGA 的一大应用是验证,故提一嘴。在世上曾经有两家牛逼闪闪的FPGA 公司,一家是Altera 另一家是Xilinx, 后来Altera 像Mentor 一样找了个大爷把自己卖了。FPGA 内除了可编程逻辑之外,通常还会集成各种IP, 如CPU, DSP, DDR controller 等。每家FPGA 都有各种配置,根据集成的IP, 可编程逻辑的规模,可达到的速度,价格相差极大。相对于ASIC, FPGA 也有一套对应的EDA 工具,用于综合、布局布线、烧录、调试。如:Synplify, Quartus。

    国内现状:Static Verification, Dynamic Verification, Emulator 几乎空白;国内有一些FPGA 公司,在中低端领域已经做得非常不错,但是高端领域几乎空白。任重而道远,不矫饰,脚踏实地干!

    实现

    接着上面说的我们继续捋数字芯片设计实现流程,今天进入实现阶段,对于这一段驴只熟悉其中的综合、形式验证、低功耗验证、RTL 功耗分析、STA, 其他部分都是一知半解,故无深究,只捋流程。

    整个实现阶段,可以概括成玩EDA 工具及基于EDA 工具的方法学,EDA 工具无疑是实现阶段的主导,一颗芯片做得好不好,在实现阶段之前基本取决于工程师的能力强不强,而在实现阶段之后基本取决于EDA 工具玩得好不好。整个设计实现流程,涉及到许多工具,此处列出四家主要参与者,空白部分不代表没有,只代表驴不知。

    数字电路实现流程,从大方向上可以分成两部分:优化跟验证。优化,会更改逻辑描述方式,会更改逻辑结构,会插入新逻辑,这所有的动作都存在引入错误的风险,故需要验证工具予以监控;验证,要确保逻辑优化过程不改变逻辑功能,要确保时序满足既定目标需求,要确保无物理规则违规,要确保信号完整性,这所有的验证都有一套对应的通过规则,但凡有某一项不达标,就不能拿去生产制造。

    高级综合:所谓的高级综合就是将C/ C++/ System C描述的设计意图,“翻译”成用Verilog/ System Verilog 描述的RTL, 多应用于运算逻辑主导的设计,除了三巨头,市面上有许多小公司在这一个点上也做得不错。

    综合:在实现流程中,就背后算法而言,综合一定是最难最复杂的。综合首先将Verilog/ System Verilog/ VHDL 描述的逻辑转化成由Gtech 描述的逻辑,再对Gtech 逻辑做优化,优化后再将Gtech 描述映射到对应工艺库。其中优化过程涉及到多个方面,近年来EDA 工具的发展方向基本可以概括为:容量,速度,相关性。容量:指可处理的设计规模;速度:指EDA 工具的优化速度;相关性:指跟布局布线之间的相关性。主流工具:Genus, Design Compiler. 在这一点上,几乎再难有后起之秀,除非有朝一日,整个数字电路的设计方法学发生颠覆性的革新。

    DFT: 插入压缩解压缩逻辑,插入scan chain, 插入Mbist, 插入Lbist, 插入Boundary Scan, 插入OCC, 插入Test Point, 生成ATPG pattern, 故障诊断,DFT 工程师像老中医插入、观察、诊断。当今市面上DFT 工程师紧缺,贵!主流工具:Tessenst, Modus, TetraMax.

    ECO: 但凡有新的东西引入,就可能引入bug, 早期发现bug 可以重新走一遍实现流程,如果在后期发现bug 重走一遍流程的代价太大,通常的做法就是ECO. 对于简单的bug 修复手工ECO 就可以,但是对于复杂的bug 修复,手工ECO 有心无力,故需要有EDA 工具来完成相应的工作。当前世面上最好用的自动ECO 工具非Conformal ECO 莫属。最近也有一些startup 做对应的点工具,整个思路跟CECO 类似,但是没有自己的综合工具优化ECO 后的补丁,就很难得到一个好的结果。

    布局布线:在进入纳米时代之前,布局布线并没那么复杂,从90nm 开始到如今的3nm,布局布线的复杂度呈指数增长,从floorplan 到placement 到CTS 到Routing 每一步涉及到的算法在近年都做了颠覆性的革新,以Innovus 的问世为起点,布局布线进入到了一个新纪元。在AI 的浪潮下C 跟S 都一头扎了进去,要做世上最智能的布局布线工具,也许有朝一日可以像跟小度对话一样:

    • 硅农:Innovus 请解析A 文件,按设定目标做个功耗最优的结果;

    • Innovus: 已读取目标文件,根据设计数据分析,本设计大概需要250G 内存,在5小时内完成,请选择任务完成后是否自动进入后续程序......

    RTL 功耗分析:这一步可以放在实现端做也可以放在实现之前做。分析过程相对简单:读入RTL, SDC, 仿真激励,通过计算分析平均功耗跟瞬时功耗,找出设计中的“功耗缺陷”,指导Designer 进行功耗优化。主流工具有:Joules, Spyglass, PowerArtist.

    形式验证:在整个实现流程中,形式验证充当逻辑功能等效性的监察官,任何一步优化结束后都需要过形式验证这一关,以确保在优化过程中,逻辑功能未被改变。主流工具:LEC, Formality. 随着设计规模的暴增跟优化技术的飞速发展,形式验证的难度逐渐增加,占用的时间逐渐增多,SmartLEC 是针对复杂设计的先行者。

    低功耗验证:针对低功耗设计,低功耗验证要验证CPF/ UPF/ 1801 的语法语义跟描述意图,要验证低功耗单元未多插,未漏插,未乱插,要验证电源跟地的链接符合设计意图,要验证电特性的完整性。主流工具:CLP。

    STA: Timing signoff, STA 看似庞杂,其实并不复杂,相比于优化过程要简单得多,抛开Timing ECO, STA 所有的动作都只是计算而不是求解,不恰当的比方:STA 就好比幼儿园的算术题,加数跟被加数都在那里,只要求个和即可;而优化过程是求最优解或近似最优解的过程,要难得多。近年来STA EDA 工具主要在几个方向着力:如何模拟制造过程的随机工艺偏差,如何处理超大规模设计,如何模拟新工艺结点电特性对时序的影响。

    Power Signoff: 验证设计的电源网络是否足够强悍,分析,发现,修正:IR-drop 跟EM. 主流工具:Voltus, RedHawk.

    物理验证: 验证所有的管子、过孔、走线是否满足Foundry 制定的规则,是个体力活,有点像盖好房子之后的垃圾清理,主流工具:Calibre, PVS, ICV.

    整个数字实现流程中涉及到诸多工具,三巨头在领跑,后面基本没有跟随者,偶尔有某个点工具做得好的后起之秀,大多都会被三巨头吃了,这也算是行业套路。就市值看,三巨头加起来来也不及互联网公司一条腿粗,然而在整个芯片设计实现过程中却不可或缺,吾国要强大芯片产业,必须要在EDA 这一块加大投入,方能离脱离被掐着脖子走更进一步。

    品略图书馆 http://www.pinlue.com/

                                                                                          -END-

     

     

     

    展开全文
  • 数字IC设计入门(3)初识电路图

    千次阅读 2020-08-12 21:33:19
    本文为入门级同学和零电子基础同学准备,以单片机最小系统和简单的外围电路为例来认识电路图。 单片机最小系统电路 下图是一个最简单的单片机系统原理图,它包含供电(提供能量)、时钟(提供运行时钟)、复位...

    本文为入门级同学和零电子基础同学准备,有一定电子基础的请直接忽略,芯片本质是电路,因此作为IC设计工程师要识得电路。下文将以单片机最小系统和简单的外围电路为例来初步认识电路图。

    1. 单片机最小系统电路

    下图是一个最简单的单片机系统原理图,它包含供电(提供能量)、时钟(提供运行时钟)、复位(初始化芯片)电路,这三者是必不可少的,它们都正常工作后芯片才会正确的运行,其他外围接口可以根据自己具体需要扩展。
    单片机最小系统2. 电源电路

    芯片的供电电路可采用开关电源电路(电源效率高,噪声较大),亦可采用线性稳压电源电路(实现简单,噪声低,但效率也低)。下图是由线性稳压块LM7805构建的12V转5V电路,C1、C2为滤波电容,P?为电源接口。
    电源电路
    3. 复位电路

    芯片的复位信号可能高有效,亦可能低有效,具体需要参考芯片配套的手册。电路图中引脚字母带上划线的表示低电平有效,本文中电路图复位为高电平有效。下图复位电路实现了上电自动复位和按键手动复位两种方式,C11和R31组成上电自动复位电路,上电瞬间电容C11充电(相当于短路),这时相当于5V电压连接到RST,芯片处于复位状态,C11充满电后,5V和RST断开(电容阻直流特性),RST通过R31接地释放复位信号,芯片进入工作状态。K17、R60、R31组成手动复位电路,按下按键是RST为高电平,芯片进入复位状态,放开按键后RST通过R31接地释放复位信号,芯片进入工作状态。
    复位电路
    4. 时钟电路

    时钟电路是产生稳定的时钟信号给芯片做参考时钟,芯片内的时序电路都要根据时钟节拍运行(步调不一致的话,数据传输就会乱了),通常时钟频率越快运行速度就越快。简单时钟电路由晶体振荡器和电容组成,下图中Y2为晶振,C14、C15为负载电容,一般在几十皮法,它会影响到晶振的谐振频率和输出幅度。
    时钟电路
    5. LED控制电路

    刚玩单片机时一般需要做点亮一个LED的实验,下图是一个LED控制电路,R1、R2为限流电阻,9013为NPN三极管,IO为高电平的时候三极管导通,LED处于供电回路中就会发光,IO为低电平的时候,三极管截止,LED熄灭。通过控制IO不断高低的变化就可以实现LED灯闪烁。

    LED控制电路
    6. I2C电路

    下图中24C01是基于I2C总线的外部存储,SCL和SDA分别为控制线和数据线,它们连接到单片机的IO引脚,A0、A1、A2是地址输入端,因只连接了一颗I2C器件,所以全固定了为0(接地),WP为 写保护引脚,为1时所有的内容都被写保护(只能读),下图固定接地,表示存储器可读可写,VCC为供电引脚,GND为地,C24为滤波电容。
    I2C电路

    本文图片从网络收集而来,版权属于原作者。

    关于更多芯片介绍类文章和芯片设计资料请看以下链接。
    https://blog.csdn.net/weixin_43745611/article/details/108305382

    展开全文
  • 资深工程师在微信账号心远星空平台,精心准备的模拟芯片设计入门培训系列之47,介绍入门级理论基础,细致生动,值得一看。
  • 数字IC设计入门(10)初识数字芯片设计后端

    千次阅读 多人点赞 2020-08-28 07:20:22
    后端半定制设计是指使用布局布线工具并基于后端全定制阶段完成的标准单元库及IP库并根据前端设计完成整个芯片的版图设计,这个过程由称为数字后端设计(自动布局布线-APR)。 数字IC后端设计是指将前端设计产生的门...
    1. 什么是数字IC后端设计?

    完整的后端设计由后端半定制和后端全定制两个设计部分组成:
    后端全定制设计是指在设计初期最先按照设计需求设计出的物理库单元,物理单元库由标准单元库、IP库及满足特殊需求的定制部件单元等组成,该物理库为后续后端半定制设计提供物理实现基础。

    后端半定制设计是指使用布局布线工具并基于后端全定制阶段完成的标准单元库及IP库并根据前端设计完成整个芯片的版图设计,这个过程由称为数字后端设计(自动布局布线-APR)。

    数字IC后端设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程。其主要工作职责有:芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络代工厂并提交生产数据。

    1. 数字后端设计流程
      后端设计流程
      数字IC设计后端流程如上图所示,主要分为以下步骤。
      逻辑综合是将RTL代码映射为与工艺库相关的网表,该流程可放前端实现。逻辑综合中整个代码编译过程是在人为设定的约束条件下进行,通过约束和设定目标来指导工具完成Compiler的工作。逻辑综合过程可以看成一个多目标(频率、面积、功耗)多约束的工程优化问题。输出的网表主要用于P&R等流程。
      逻辑综合
      DFT(Design ForTest,可测性设计)是在芯片内部加入可测试电路,它可让内部信号暴露给外部,其目的是方便芯片流片后测试。常见的DFT技术有扫描测试(SCAN)、边界扫描测试(BSCAN)、内建自测试(BIST)、静态电流(IDDQ)测试等。SCAN设计是将非扫描单元(如普通寄存器)替换成可扫描单元,然后再把它们连接成扫描链;BSCAN测试目标通常是IO-PAD,常用于板级、系统级追踪调试;BIST典型的应用是memory测试,也就是MBIST。
      DFT一般有专门的部分负责,DFT设计完成后将正式进入后端设计流程。
      DFT
      数据导入。后端设计所需的设计数据主要包括前端设计后经过综合生成的门级网表、具有时序约束和时钟定义的SDC约束文件、物理设计单元库数据。
      布局规划( Floorplan ) 。该阶段完成设计中IO Pad、宏单元的物理布局、标准单元布局约束和电源网络布局实现。IO Pad预先留出位置,而宏单元则主要根据时序要求进行摆放,标准单元则定义特定的区域范围由工具根据布局约束信息自动摆放,电源网络布局完成芯片工作时所需要的合理供电网络。
      布局规划
      单元放置( Placement )。布局规划后,宏单元、IO Pad的位置和放置标准单元的约束区域都已确定,APR工具根据网表和时序约束信息进行自动放置标准单元工作。
      时钟树综合( Clock Tree Synthesis )。该阶段用于实现芯片中的时钟树。芯片中的时钟需要驱动设计中所有的时序单元,时钟网络及其使用的缓冲器构成了物理上的时钟树。
      时钟树综合
      全局与细节布线( Global&Detail Route)。布线是指在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可靠绝缘的电性能约束的条件下,根据电路的连接关系将各单元模块的输入输出端口用互连线连接起来。
      电压衰减分析( IR-drop&EM )。布线完成后,设计数据就基本确定了,对整个设计进行功耗及电压降分析就更加精确,因此通过电压降分析评估电源网络是否达到设计要求。
      时序验证与ECO。后端一般是通过静态时序分析来验证系统是否满足时序要求。ECO(工程修改,Engineering Change Order)是对电路和单元布局进行小范围改动,不用重新布局布线,通过手工修改版图来满足功能和时序要求或修复一些bug,避免重复整个芯片的设计过程。
      功能等价性检查。布局布线过程需要根据物理情况修改门级网表,所以通过等价性检查这个过程来确认最终的网表与前端提供的初始网表功能上是否一致。
      物理验证。物理验证中主要包括DRC和LVS两大部分, DRC是对芯片版图中的各层物理图形进行设计规则检查,保证满足流片要求。LVS保证物理验证流片出来的物理版图和实际设计的电路图一致。
      Signoff,后端所说的signoff,是指将设计数据交给芯片制造厂商生产之前,对设计数据进行复检,确认设计数据达到交付标准,这些检查和确认统称为signoff。例如timing signoff 和 physical signoff。
      流片(Tapeout )。在所有检查和验证都准确无误的情况下,把最终的版图GDSII文件传递给流片厂进行掩膜制造。

    2. 数字后端设计工具介绍

    数字后端设计中常用的工具主要是由Cadence, Synopsys和Mentor三大公司推出的。
    逻辑综合工具:Synopsys DC ,Cadence Genus
    可测性设计工具:Mentor系列DFT工具,Synopsys DFT Compiler
    布局布线工具:Cadence Innovus ,Synopsys ICC2
    静态时序分析工具:PrimeTime,Encounter Timing System
    功耗分析工具:RedHawk,PrimeRail,Encounter Power System
    形式化验证工具:Formality,Conformal
    寄生参数提取工具:QRC Extraction,Star-RCXT,Calibre xRC
    物理验证工具:Calibre,Hercules

    1. 需掌握的知识点

    ①linux基础,脚本语言(tcl、perl,awk等,要掌握一门或多门脚本语言);
    ②数字电路和半导体基础知识;
    ③熟悉后端流程,熟练掌握后端工具的使用;
    ④精通时序分析,学会使用工具分析功耗及其对设计的影响。

    后端学习相关书籍推荐
    《半导体物理学(第7版)》
    《coms集成电路后端设计与实践》
    《数字集成电路分析与设计——深亚微米工艺》
    《CMOS数字集成电路——分析与设计(第三版)》
    《高级ASIC芯片综合》
    《数字集成电路物理设计》
    《综合与时序分析的设计约束》
    《Low Power Methodology Manual》
    《VLSI Physical Design》
    《Physical Design Essentials》
    《Static Timing Analysis for Nanometer Designs》
    《Perl 语言入门》
    《Introduction to Advanced System-on-Chip Test Design and Optimization》
    《Physical Design Interview Questions》

    关于更多芯片介绍类文章和芯片设计资料请看以下链接。
    https://blog.csdn.net/weixin_43745611/article/details/108305382

    本文是通过书本和收集网上资源整理,版权属于原作者。主要源自《coms集成电路后端设计与实践》。

    展开全文
  • 数字IC设计入门(8)初识数字芯片设计前端

    千次阅读 多人点赞 2020-08-16 20:11:00
    主要包括:规则书制定、系统架构设计、部件详细设计、HDL编码、仿真验证、SDC编写、逻辑综合、STA检查、形式化验证等,系统架构设计最难掌握,需要有丰富的设计经验,对应用场景也需要有深入的理解。 前端设计师需要...
  • 内容简要,设计布图布局布线、静态时序分析、LINUX命令、物理单元(physical cell)。是进入芯片后端领域的入门级文档。全文27页。谢谢使用!
  • 芯片设计流程最全讲解

    千次阅读 2022-01-09 00:17:16
    验证在数字芯片设计中占很大比例,近些年在设计复杂度的推动下验证方法学跟验证手段在不断更新,从OVM 到UVM, 从Dynamic verification 到Static verification, 从FPGA 到Emulator, 所有革新目的可概括为:快速、...
  • 数字IC设计入门(9)初识数字芯片验证

    千次阅读 多人点赞 2020-08-23 10:05:39
    芯片验证就是采用相应的验证语言,验证工具,验证方法,在芯片生产之前验证芯片设计是否符合芯片定义的需求规格,是否已经完全释放了风险,发现并更正了所有的缺陷,站在全流程的角度,它是一种防范于未然的措施。...
  • ARM_Cortex_M3_设计指导,官方教材,中文版。ARMCortex-M3采用哈佛结构,并选择了适合于微控制器应用的三级流水线,但增加了分支预测功能。
  • 01.21天设计Arm芯片|MCU芯片概述 成果一:MCU参考设计 always on逻辑大了? 大部分的MCU只需要几十M的工艺,低功耗,所以不希望主频高! I/O摆放:需要后端和前端讨论 01 MCU市场概述 02 Cortex-M3 ...
  •  高度集成的单芯片设计帮助OEM降低总物料成本  帮助博通加快市场推进;预计到2014年,802.11ac芯片将占Wi-Fi芯片五成以上的市场份额  有线和无线通信半导体创新解决方案的博通(Broadcom)公司宣布,推出其首款...
  • 资深工程师在微信账号心远星空平台,精心准备的模拟芯片设计入门培训系列之46,介绍入门级理论基础,细致生动,值得一看。
  • 芯片设计与制造.zip

    2021-10-02 15:07:34
    芯片设计与制造相关资料合集,适合入门
  • 自己入行半年来所总结的知识,希望大家有所收获,积极思考;如有错误请大家提出,共同进步。另有个人项目经验,因为信息安全不能上传,感兴趣我会分享给大家
  •  高度集成的单芯片设计帮助OEM降低总物料成本  帮助博通加快市场推进;预计到2014年,802.11ac芯片将占Wi-Fi芯片五成以上的市场份额  有线和无线通信半导体创新解决方案的博通(Broadcom)公司宣布,推出其首款...
  • 一本很好的设计教材,给数字设计新手一个入门的渠道和平台
  • 从零开始入门芯片行业

    千次阅读 2022-03-24 00:19:27
    为中华芯片事业发展而卷——鲁迅
  • 近三年芯片级封装的发展是对更小封装的兴趣和需求的证言。为实现本项技术商品化所需支持的"基础设施",经常就是电路板接受任何新型封装的入门项目。该基础设施的重要元件就是老化测试插座。  细节距BGA封装含有的...
  • 本文以电脑主板为例来让大家来认识一下电路板和元器件,下图是一块技嘉牌电脑主机板,板板上有电阻、电容、电感、晶体管、晶振等基础元件,也有cpu、存储器、集成IO、电源IC、桥片等芯片,还有PCIE、DDR、SATA、VGA...
  • 了解数字电路(fpga/asic)设计入门之数字设计的任务和两项基本功,对以后的设计大有裨益。
  • Verilog HDL 华为入门教程.pdf
  • 上述信息不完全,推荐刚就业进大厂学先进的芯片制程工艺。初学建议有实物板子上手。 详情点击:中国100家IC设计公司排行榜 二、IC工程师分类  IC设计大体可以分为三个方向,RFIC,analog IC,digital IC,依此...
  • 【合宙4G Cat.1入门教程】--初识Cat.1

    千次阅读 2020-05-23 16:36:21
    合宙Cat.1系列模组搭载紫光展锐LTE Cat.1 bis物联网芯片平台——UIS8910DM,该Cat.1系列模组可支持:蓝牙、Wi-Fi定位、VoLTE、模拟语音、TTS、MIPI Camera等多样化功能,满足各类低速率场景需求 1、开箱测评 1.1 ...
  • Cadence 芯片版图设计工具 Virtuso/Diva/Dracula的使用,有实例,对于初学者相当有帮助。
  • 适合新手入门学习,资料详细,自己也是找了很久才找到
  • 1.从简入难,章节划分到位 2.流程介绍详细,还包括后端流程 3.无论入门还是工程开发,都适合 介绍CPU绝对的好书啊
  • 最近三年芯片级封装的发展是对更小封装的兴趣和需求的证言。为实现本项技术商品化所需支持的"基础设施",经常就是电路板接受任何新型封装的入门项目。该基础设施的重要元件就是老化测试插座。  细节距BGA封装含有的...
  • This application note provides an overview of software tools provided with the Qorivva Fast Start Kit for the TRKMPC5606B. The application note also provides an example to use the software tools ...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 20,233
精华内容 8,093
关键字:

芯片设计入门

友情链接: zhayao.zip