精华内容
下载资源
问答
  • 芯片设计流程概述
    千次阅读
    2021-02-24 13:09:17

    1 芯片设计的产业链的六个环节

    1. 晶圆厂Foundry,
    2. 无晶圆设计公司Fabless(只专注设计,没有制造业务的公司或者未拥有芯片制造工厂的IC设计公司),
    3. EDA 软件公司(自动化软件生产厂商,为集成电路设计提供软件支持),
    4. 设计服务软件公司Design Service(主要提供芯片后端设计服务),
    5. IP供应商(IP研发成本高,可复用性强),
    6. 集成设计与制造IDM。

    Foundry的公司代表有:TSMC、Global Foundry、UMC、SMIC
    Fabless的公司代表有:博通、高通、英伟达
    EDA公司三巨头:Cadence、Synopsys、Mentor Graphics
    Design Service公司代表有:VeriSilicon、alchip等
    IP供应商公司代表有:RISC的IP提供商ARM
    IDM公司代表有:英特尔

    就业岗位分布:算法架构、前端设计、后端布局布线、验证等岗位

    2 数字芯片设计的流程

    在这里插入图片描述
    数字芯片前端设计流程:

    1. 算法或硬件架构设计与分析。
      目的:完成芯片中数字部分的高层次算法或架构的分析与建模,为硬件提供一个正确的软件功能模型,更为重要的是,通过大量的高层次仿真和调试,为RTL实现提供总体性的设计指导。数字部分越复杂,这一点越重要。
      工具:MATLAB、C++、C、System C、System Verilog 等。不同类型的芯片都不同的选择, 如数字信号处理类芯片,偏好 MATLAB。
      特点:这部分工作至关重要,基本上奠定了整个芯片的性能和功耗的基础。这部分工作主要 由具有通信、信号处理、计算机、软件专业背景的工程师完成,也有很多微电子专业背景的 工程师参与。
    2. RTL(寄存器转换级电路)实现
      目的:依据第一步的结果,完成由高层次描述到 Verilog HDL 实现的过程。 工具:Vim、Emac(二者不分前后顺序哦)
      特点:这一步能明显区别中训练有素的工程师和初学者。前者在写代码的过程中,具有极强 的大局观,能够在书写 Verilog HDL、描述逻辑功能的同时,还能够兼顾逻辑综合、STA、
      P&R、DFX、功耗分析等多方面因素,最终提供一份另其他环节的工程师都赏心悦目的代码。 初学者则处处留地雷,一不小心就引爆。
    3. 功能验证
      目的:在无延迟的理想情况在,通过大量的仿真,发现电路设计过程中的人为或者非人为引 起的 bug。主要指标是功能覆盖率。
      工具:Modelsim、VCS、NC-Verilog
      语言:C++、C、System C、System Verilog,基于 UVM 的方法学等。主要是 System Verilog, 一般哪个方便用哪个。
      特点:验证工程师近年来已经成为 IC 设计中需求量最大的岗位。这个阶段会占用大量的时 间,数以月计
    4. 逻辑综合
      目的:将 RTL 代码映射为与工艺库相关的网表。
      工具:DesignCompiler、RTL Compiler。DesignCompiler 在市场中占有垄断性地位,几乎成为逻辑综合的标准。
      特点:从芯片生产的角度来看,在该步骤之前,所有的工作都可近似看做一个虚拟性的,与现实无关。而从逻辑综合起,后续所有的工作都将与工艺的物理特性、电特性等息息相关。 逻辑综合工具的功能主要是将
      VerilogHDL 格式的文本映射为网表格式的文本,因此,它的 功能等同于文本编译器。那么转换的方式有很多种,工具如何选取呢?逻辑综合过程中,整个文本格式的编译过程是在给定的人为约束条件下进行的,通过这些约束和设定的目标来指导工具完成 Compiler 的工作。所以,逻辑综合过程可以看成一个多目标(频率、面积、功耗)多约束的工程优化问题。该步骤中,通常会插入 DFT、clock gating 等。该步骤中通常 加入 Memory、各种 IP 等。为了在各种工艺库以及 FPGA 原型验证平台之间有一个更方便的移植,注意适当处理这些 Memory、IP 等的接口。该步骤中也可加入 I/O、PLL 等。
    5. 静态时序分析
      目的:动态仿真的类穷举式验证方法而言,从静态分析的角度,保证设计中所有的路径,满足内部时序单元对建立时间和保持时间的要求。即无论起点是什么,信号都可以被及时地传递到该路径的终点,并且在电路正常工作所必需的时间段内保持恒定。
      工具:PrimeTime、Tempus。PrimeTime 在市场中占有垄断性地位,几乎成为 STA 的标准。 特点:从逻辑综合开始,基本上每做一步大的调整,都会完成一次 STA 分析,以保证每步都能实现时序收敛。鉴于该特性非常重要,PrimeTime 成为了 Signoff 的重要工具。所用到的 SDC 同逻辑综合;通常设计中会存在大量的违例路径,STA 要修大量的 setup、hold 等,如 何修这些违例,可以体现工作经验的重要性。此外,如果是前端修 timing 违例,一般会修的很快,但是会带来一个重大的问题,代码被前端修改后是否存在新的 bug,还需重新仿真确认,仿真会消耗掉数以月计的时间,所以除非万不得已,不会找前端修 timing。
    6. 一致性验证
      目的:RTL 代码和逻辑综合后的网表都可以抽象为两幅由节点和边构成的图,一致性验证阶段采用了类似于直接比较两幅图是否一致的方法,来确定逻辑综合生成的网表是否正确。
      工具:Formality、Conformal
      输入文件:RTL 代码、netlist(逻辑综合输出)、约束
      输出文件:match(两张图节点是否一致)和 verify(计算得出两张图功能是否一致)的报告。

    数字芯片前端设计流程:

    数字后端设计又称为物理设计,将网标格式的文本转化成一个个有物理大小和位置的单元、连线。并且在实现过程中要满足面积、功耗、性能等要求。

    业界主流的后端工具来自 synopsys、cadence 两家公司,虽然两家公司工具不同但是基本流程相似。数字后端流程如图。

    在这里插入图片描述

    1. Floor Plan:将 Design 导入后端工具后,检查输入文件是否缺少或者有错误。确保 Design 正常 initial 后就可以进行调整 Floor Plan。Floor Plan 主要目的是要确定 design 的形状大小、出Pin 的位置、所有 macro 的摆放。
    2. Placement 目的是将所有 std cell 放入 core area 中,并且满足 congestion 和 timing 的要求。 最简单的说可以分为两步: global 和 detail place。global 不考虑 cell 放的位置是否 legal; detail place 的时候会将 cell 放到附近 legal 的位置。在 place 过程中为了得到更好 timing 结果会对关键路径进行逻辑重组,删除 buffer trees。 随着工具的不断发展,目前 place 的引擎已经十分强大。例如 C 家的 giga place,它采用新的算法 slack-driven,通过计算真正 timing 而不是预估的 timing 来进行 place, 在 place 的同时进行优化。
    3. Prects 在 Place 之后 CTS 之前,我们会对进行一次 setup timing 优化。只优化 setup,原因是 clock tree 还没做,所有 clock 都是 ideal 的。
    4. CTS:芯片中的时钟网络要驱动电路中所有的时序单元,所以时钟源端门单元带载很多,其负载延时很大并且不平衡,需要插入缓冲器减小负载和平衡延时。时钟网络及其上的缓冲器 构成了时钟树。
    5. Routing:CTS 之后整个芯片的大体结构已定。要将信号线通过金属连接起来。绕线过程主要完成一下几个目标。绕线过程中会考虑 DRC 和 LVS,绕完后不会有 DRC/LVS violations 绕线过程中不会导致 timing 变差,也不会引入新的 SI 问题。考虑 DFM,例如 multi-cut via, 线宽和线间距。
    更多相关内容
  • 光子集成芯片设计软件和工艺设计工具包.pdf
  • 全球EDA芯片设计软件行业深度报告:工业软件产业报告之二:电子设计软件EDA是芯片产业皇冠上的明珠.pdf
  • 全球EDA芯片设计软件行业深度报告:工业软件产业报告之二:电子设计软件EDA是芯片产业皇冠上的明珠
  • 基因芯片以其高通量、微型化和自动化等优点成为医学基因诊断...本综述将有助于用户快速选择合适的软件用于探针设计,对降低芯片制备成本、提高芯片应用研究效率、促进高性能的探针设计软件研究及商品化具有重要的意义。
  • 1986年,17家单位、200余名专家从全国各地向着北京集成电路设计中心集结,在这里,中国将要在集成电路行业展开一场史诗级别的攻坚战,目标就是为了打破国外对电子工业之母——EDA工具的垄断。历经7年的艰苦攻关,...

    1986年,17家单位、200余名专家从全国各地向着北京集成电路设计中心集结,在这里,中国将要在集成电路行业展开一场史诗级别的攻坚战,目标就是为了打破国外对电子工业之母——EDA工具的垄断。

    历经7年的艰苦攻关,国内首个EDA工具——熊猫系统横空出世,中国终于突破了西方的EDA围堵,我们也成为全球极少数拥有EDA自主知识产权的国家。然而好景不长,就在国产EDA工具刚燃起星星之火时,掌握全球最为先进EDA工具的欧美国家,此时逐渐对中国放宽了EDA的使用限制。源于国外EDA低廉的价格和打包倾销的市场压力,国产EDA工具直接被重创,商业化之路遥遥无期,10多年来国产EDA一蹶不振。

    e8f32bff06cced6179be84cc7e7c77c0.png

    EDA工具,又名EDA软件,是电子芯片设计、电路板走线布局和集成电路仿真测试等流程中重要的计算机辅助设计软件。上世纪六七十年代,集成电路的从业者们设计电路图时,往往用最为原始的方式在图纸上手绘作图。但随着集成电路行业的飞速发展,更为复杂的芯片上往往集成了成千上万个单元,而且演变成了多层次三维立体结构,于是伴随着计算机的诞生,EDA软件在计算机上就可以实现极为复杂的芯片电路设计。

    8a58494e9c5434961bdc82fa85510523.png

    那么一旦国外在EDA上卡我们脖子,国产EDA软件能不能实现替代?中国与全球最顶尖的EDA生产商还有多大差距?

    其实国产EDA软件发展和商业化之路最大的门槛,在于这个行业的先发优势实在难以阻挡。EDA工具的市场现状:95%的市场份额被欧美企业占据,国产EDA仅占5%,而且这种局面一直未被打破。1980年到2000年全球EDA生产商遍地开花,商业角逐数十年如今逐渐形成了美国新思科技、楷登电子和德国西门子明导国际三家独大的局面,2018年全球EDA行业产值为90亿美元,而三家巨头就将其中70%份额揽入怀中,而在中国EDA市场局面更为严峻,国内几乎近95%份额被这三家拿去。

    a59ebbb159bb77ae78a51e41b2f42d4e.png

    虽然EDA软件全球市场规模仅为百亿美元左右,但是就像没有光刻机就无法造出芯片一样,没有EDA软件也就不能设计出芯片。因此EDA软件市场仅靠100亿美元的产值就能控制全世界5000多亿美元的半导体市场,以及产业链规模达1.5万亿美元的整个电子行业,EDA软件绝对不可被轻视。

    也正是因为国内95%的EDA市场被国外垄断,EDA对中国集成电路的影响自然不可小觑。EDA软件不是单指一个设计软件,而是一个非常大的门类,在整个芯片设计流程中,芯片前端设计、前仿真、后端设计、验证、后仿真等流程每一环都要用到特定的EDA工具,不仅是芯片行业,还涉及到航天航空、通信测控和机械制造等领域。其中我们最为熟悉的软件,恐怕是前段时间美国禁止哈工大等多所高校使用的Matlab,这款软件几乎是我们所有高校必备的仿真软件之一。

    0016cbd3ebd088a88eb89636b644b5a6.png

    这次Matlab事件也让哈工大哈工程等高校在国际上发表论文,和申请专利时受到一定的影响,因为没有权威的软件证明论文中仿真的结果或者专利,即使你用国产EDA获得的结果也不一定会被承认。

    在进入21世纪后国内再次意识到EDA的重要性,我们在EDA行业也开拓出一条路。从2001年国产九天Zeni系统诞生以来,国内EDA厂商的佼佼者当属2009年成立的华大九天,其以熊猫系统为基础,在多个领域的EDA软件上取得领跑的成绩,推出的数十款EDA软件均为国产,中国EDA也在稳步向前迈进。

    322520144e4320cab91157a45f95bdb3.png

    但国产EDA实际上仍面对着许多难题,即使是华大九天也仅能为行业提供三分之一的软件,与美国EDA厂商相比还有三分之二的工具至今未能掌握。对于国内整个半导体产业链,国内EDA难以独自撑起全行业的大旗,其问题主要集中在EDA与先进工艺的结合力度不够,国内真正开发EDA的人才仅为300人,EDA大规模商业化之路不易,即使是技术达到国际水平的EDA,企业进行替代的成本也比较大,国际上对欧美EDA的认可度比较高,所以有产品没市场也是国内EDA企业需要面对的一大难题。

    d31d5821f4759ebe877501d238eac8a8.png

    为了加强国内集成电路行业对国产EDA的支撑能力,除了华大九天外、广立微和芯禾科技等国产EDA企业也在发力,同时希望更加完善的半导体生态和具有前景的市场为国产EDA软件创造更好的环境。

    展开全文
  • 来源:内容来自「网络交换FPGA」,谢谢。 对于系统厂商而言,如果说芯片是子弹,是粮食的话,那么芯片EDA工具则是制造子弹,加工粮食的工具,其...芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和...

    来源:内容来自「网络交换FPGA」,谢谢。

     

    对于系统厂商而言,如果说芯片是子弹,是粮食的话,那么芯片EDA工具则是制造子弹,加工粮食的工具,其重要性可见一斑。

    现在要命的问题是,国产EDA工具在整个芯片设计的过程中贡献度几乎为零!

    近日两家EDA巨头宣布对华为禁售和停止更新已有软件。

     

    芯片设计及使用的EDA工具是个啥

    芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。

     

     

    1. 规格制定

    芯片规格,也就像功能列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计要求,包括芯片需要达到的具体功能和性能方面的要求。

    2. 详细设计

    Fabless根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能。

    3. HDL编码

    使用硬件描述语言(VHDL,Verilog HDL,业界公司一般都是使用后者)将模块功能以代码来描述实现,也就是将实际的硬件电路功能通过HDL语言描述出来,形成RTL(寄存器传输级)代码。

    4. 仿真验证

    仿真验证就是检验编码设计的正确性,检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准,一切违反,不符合规格要求的,就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程,直到验证结果显示完全符合规格标准。

    仿真验证工具Synopsys的VCS,还有Cadence的NC-Verilog。

    5. 逻辑综合Design Compiler

    仿真验证通过,进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件,就是你希望综合出来的电路在面积,时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库,不同的库中,门电路基本标准单元(standard cell)的面积,时序参数是不一样的。

    所以,选用的综合库不一样,综合出来的电路在时序,面积上是有差异的。一般来说,综合完成后需要再次做仿真验证(这个也称为后仿真,之前的称为前仿真)。

    逻辑综合工具Synopsys的Design Compiler。

     

     

    6. STA

    Static Timing Analysis(STA),静态时序分析,这也属于验证范畴,它主要是在时序上对电路进行验证,检查电路是否存在建立时间(setup time)和保持时间(hold time)的违例(violation)。这个是数字电路基础知识,一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的,所以以寄存器为基础的数字芯片功能肯定会出现问题。

    STA工具有Synopsys的Prime Time。

    7. 形式验证

    这也是验证范畴,它是从功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。

    形式验证工具有Synopsys的Formality。

    前端设计的流程暂时写到这里。从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路。

    后端设计流程 :

    1. DFT

    Design For Test,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。关于DFT,有些书上有详细介绍,对照图片就好理解一点。

    DFT工具Synopsys的DFT Compiler

    2. 布局规划(FloorPlan)

    布局规划就是放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,如IP模块,RAM,I/O引脚等等。布局规划能直接影响芯片最终的面积。

    工具为Synopsys的Astro

    3. CTS

    Clock Tree Synthesis,时钟树综合,简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。

    CTS工具,Synopsys的Physical Compiler

    4. 布线(Place & Route)

    这里的布线就是普通信号布线了,包括各种标准单元(基本逻辑门电路)之间的走线。比如我们平常听到的0.13um工艺,或者说90nm工艺,实际上就是这里金属布线可以达到的最小宽度,从微观上看就是MOS管的沟道长度。

    工具Synopsys的Astro

    5. 寄生参数提取

    由于导线本身存在的电阻,相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。

    工具Synopsys的Star-RCXT

    6. 版图物理验证

    对完成布线的物理版图进行功能和时序上的验证,验证项目很多,如LVS(Layout Vs Schematic)验证,简单说,就是版图与逻辑综合后的门级电路图的对比验证;DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求, ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气 规则违例;等等。

    工具为Synopsys的Hercules

    实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题,在此不说了。

    物理版图验证完成也就是整个芯片设计阶段完成,下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路,再进行封装和测试,就得到了我们实际看见的芯片。

     

     

    上图中的工具,没有一家是中国的。

     

    IC设计EDA工具现状----高度垄断

     

    EDA行业存在高度垄断,前3家EDA公司(Synopsys、Cadence及Mentor)垄断了国内芯片设计95%以上的市场,他们给客户提供完整的前后端技术解决方案。

    国内IC产业发展非常迅速,IC产业出现了很多新的方向,比如IOT,AI等,而且国内芯片公司起点高,也采用了很多最新的工艺,比如16nm,12nm和7nm。新工艺和新芯片应用方向给现有EDA行业和芯片设计流程带来了新的挑战,也给中小EDA公司带来了很多新的机会,比如全芯片并行门级仿真,复杂电路的快速ECO收敛,先进工艺库的稳定性审查领域,EDA大厂在这些方面尚无成熟的解决方案,而中小EDA公司已经提供了相关解决方案。

    当前国家大力发展芯片产业也给中小EDA公司带来了新的机遇,但是国内中小EDA企业的运营环境还是不容乐观,存在人才和技术门槛两个挑战。在EDA软件研发人才方面,国内设立EDA专业的高校不太多,而且互联网和金融行业吸引了大量的软件开发人才,导致EDA软件研发人才严重不足。

     

     

    许多EDA公司不仅提供EDA软件,同时也提供IP,这个模式目前越来越流行,其中有一个重要原因是:EDA公司设计IP,可以省掉采购EDA工具的费用,直接用自己开发的EDA工具即可,从而降低成本。另外,为提高IP的性能,EDA公司可以定制开发一些EDA功能来提升IP的质量,而普通的IP公司这方面有一定欠缺。

    本土EDA公司有哪些?

     

    2019年3月16日,国家科学技术部党组成员、副部长李萌在北京华大九天软件有限公司(以下简称“华大九天”)考察调研中指出政府会持续关注和支持国产EDA的发展,希望并勉励华大九天在中国电子的带领下要有战略定力,坚定不移地发展好国产EDA事业。

    作为芯片设计领域的第一环,EDA在整个集成电路产业链条中拥有重要的地位,但EDA却是我国集成电路的一大短板。

    目前,在国家及地方政府大力支持集成电路产业发展的前提下,已拥有华大九天、广立微、芯禾科技、蓝海微、九同方微、博达微、概伦电子、珂晶达、创联智软等EDA企业,但大部分以点工具为主,缺乏全面支撑产业发展的能力,存在产品不够全、与先进工艺结合存在不足、人才不足等问题。中国EDA的发展需要实现由“点”突破,向”线”、”面”发展。

    当然,我国EDA厂商也在力争上游,并逐步突破国际垄断。

    华大九天

    华大九天成立于2009年,其业务起步于原华大电子 “熊猫”EDA设计平台。作为CEC中国电子旗下的二级子企业,目前已经成为我国规模最大、技术最强的EDA龙头企业,也是大规模集成电路CAD国家工程研究中心依托单位,承担着国产EDA软件研发与推广的重任。

    华大九天可以提供全流程数模混合信号芯片设计系统、SoC后端设计分析及优化解决方案、平板(FPD)全流程设计系统、 IP 以及面向晶圆制造企业的相关服务,其业务包括EDA电子设计自动化、Foundry工程服务、IP及设计服务,客户覆盖国内众多集成电路企业。

    天津蓝海微科技有限公司

    天津蓝海微科技有限公司(以下简称“蓝海微”)主要方向为layout相关EDA点工具与服务,据其官方介绍,该公司在寄生参数提取、版图验证、OpenAccess平台软件开发、PDK开发与自动生成等多个领域具有独到的技术优势。

    广立微

    杭州广立微电子有限公司(以下简称“广立微”)是一家提供性能分析和良率提升方案的供应商,可以提供基于测试芯片的软、硬件系统产品以及整体解决方案,可用于高效测试芯片自动设计、高速电学测试和智能数据分析的全流程平台,利用特有的流程平台与技术方法来提高集成电路性能、良率、稳定性和产品上市速度的定制服务。

    芯禾科技

    苏州芯禾电子科技有限公司(以下简称“芯禾科技”)成立于2010年, 专注电子设计自动化EDA软件、集成无源器件IPD和系统级封装SiP微系统的研发。芯禾科技致力于为半导体芯片设计公司和系统厂商提供差异化的软件产品和芯片小型化解决方案,包括高速数字设计、IC封装设计、和射频模拟混合信号设计等。

    成都奥卡思微电科技有限公司

    成都奥卡思微电科技有限公司(以下简称“奥卡思”),奥卡思是由三位硅谷中国博士于2016年1月在硅谷创立,2018年3月落地于成都高新园区(总部),其主要业务为集成电路设计 (EDA)的研发和咨询,在验证工具方面独具特色,已推出应用于芯片设计的功能特性验证的AveMC与全流程设计平台MegaEC。

    深圳鸿芯微纳技术有限公司

    深圳鸿芯微纳技术有限公司成立于2018年1月,经营范围包括微电子超大规模集成电路芯片设计、电子设计自动化软件工具及系统开发、纳米级工艺库开发、产品设计、计算机系统技术服务、销售电子产品、经营进出口业务等,曾用名“深圳阿凡达微纳技术有限公司”,其EDA产品主要为Placement&Routing相关工具。

    苏州珂晶达电子有限公司

    苏州珂晶达电子有限公司(以下简称“珂晶达”)成立于2011年,提供半导体器件仿真、辐射传输和效应仿真等技术领域的数值计算软件和服务,产品特色在于深入理解物理原理,并用软件高效地实现,使得能在工程实践中快速应用。

    湖北九同方微电子有限公司

    湖北九同方微电子有限公司(以下简称“九同方”)成立于2011年,拥有16名留美博士核心研发团队。据其官网介绍,九同方可提供完备的IC流程设计工具,形成了IC电路原图设计、电路原理仿真(超大规模IC电路、RF电路)、3D电磁场全波仿真的IC设计全流程仿真能力。

    北京博达微科技有限公司

    北京博达微科技有限公司(以下简称“博达微”)是器件模型、PDK 相关 EDA 工具及 AI 驱动半导体参数测试解决方案供应商。其官网显示,博达微也是全球唯一提供包含高精密参数化测试、器件建模仿真、PDK 开发与验证的完整软硬件工程服务体系。

    济南概伦电子科技有限公司

    济南概伦电子科技有限公司(以下简称概伦)于2010年3月成立,是一家电路仿真/良率导向设计技术和半导体器件模型/噪声测试解决方案的厂商,其产品发展方向包括新一代大规模高精度仿真及设计验证平台、针对纳米级制造技术的半导体器件建模库平台及测试验证系统等,即以建模、仿真和验证为主。

    杭州行芯科技有限公司

    杭州行芯科技有限公司(以下简称“行芯科技”)是一家专注于集成电路芯片的设计软件与IP开发的高新技术创业企业,其核心团队来自于美国硅谷,致力为客户提供人工智能时代算力与能耗、芯片性能与研发能力的解决方案。

    高校里有研究EDA的吗?

    有。

    高校里面研究EDA工具开发的有清华大学计算机系EDA研究室和复旦大学专用集成电路与系统国家重点实验室。

    清华大学计算机系 EDA 研究室成立于 70 年代初,在电子设计自动化理论、算法及系统研究方面有长期的研究历史。在高层次综合、验证和模拟,互连线规划与优化,时钟网络设计优化,电源 / 地线网络设计优化,布图规化,布局,布线和寄生参数提取等方面进行深入研究,积累了大量的研究成果和经验。在全面和系统研究的基础上形成了自己独特的研究 体系和方法。

     

     

    国内EDA研究现状

    在中国,业内人士常说:“观华大九天的发展历程,便能看到中国EDA的发展之路。”的确,华大九天成立于2009年,其前身曾承担了重大科技攻关研发项目熊猫IC CAD系统,并因此获得国家科技进步一等奖,从而打破了当时西方发达国家对中国EDA软件的禁运。华大九天现有研发团队硕博比例超80%,拥有多名电子设计自动化专家。经过9年的自主研发,华大九天已经陆续向市场推出了二十余款自主知识产权的EDA软件,其中部分产品在业内技术处于领先水平,在国内外拥有200余家客户。华大九天作为IC CAD国家工程研究中心的依托机构见证了中国EDA的成长。

    机遇总是与挑战并存,目前国内在高端EDA工具研发方面,面临着如Synopsys、Cadence和Mentor等国际EDA供应商的巨大挑战,即使是作为本土最大的EDA公司,华大九天目前也只能够提供产业所需EDA解决方案的1/3左右。

    华大九天还与中科院微电子所,复旦大学等国内研究机构合作开发EDA工具,积极与国内顶尖高校合作开展“华大九天”大学计划。近年来,华大九天先后与清华大学、复旦大学、浙江大学、福州大学等国内一流高校开展了深入的人才培养计划——联合建立“华大九天实验室”,与国科大微电子学院成立企业定制研究生班“2018华大九天班”,编订相关教材,支持大学生及研究生设计大赛,为公司及行业丰富了人才的储备。

    3月16日,国微集团(深圳)有限公司(以下简称“国微集团”)与西安电子科技大学(以下简称“西电”)联合举办西电国微EDA研究院揭牌仪式暨专家报告会。西电杨宗凯校长、中科院院士郝跃、清华大学微电子所所长魏少军、西电党委副书记杨银堂、国微集团董事会主席黄学良、总裁帅红宇、深圳鸿芯微纳有限公司总裁黄小立等到场,共同见证了西电国微EDA研究院的正式成立。

     

     

    国内哪些高校IC设计做的好?

    芯片设计方向的前10所大学:复旦大学微电子系、清华微电子、北大微电子、上海交通大学微电子、西安交通大学微电子、华中科技大学、浙江大学、东南大学、成电、西电。在这10所学校中,复旦、清华应该属于第一档次;北大、上海交大、西安交大属于第二档次。剩余高校为第三档次。

    国家鼓励EDA发展的政策

    1、近日,深圳印发了《关于加快集成电路产业发展若干措施》,多措施推进深圳集成电路产业重点突破。

    其中的亮点是:推出国内首个明确支持EDA研发的政策。

    a. 对从事集成电路EDA设计工具研发的企业,每年给予EDA研发费用最高30%的研发资助,总额不超过3000万元。

    b. 对集成电路设计企业购买EDA设计工具软件的,按照实际发生费用的20%给予资助,每个企业年度总额不超过300万元。

    2、国微技术全资子公司国微集团(深圳)有限公司(“国微深圳”)已获批国家重大科技专项,专项子课题“芯片设计全流程EDA系统开发与应用”(“该项目”)已获立项。为此,国微深圳将获得该项目资助共计约4亿元(资助),其中50%由中央财政经费资助,其余50%由深圳市政府资金支持。截止公告发布日,国微深圳已收到首批中央财政经费约7500万元。

    3、(2018年9月12日,北京)本土电子设计自动化(EDA)领军企业北京华大九天软件有限公司(华大九天)今日宣布,已完成2018年新一轮融资工作。华大九天近几年业绩成长迅速,伴随EDA在集成电路产业链中的重要战略地位日益凸显,本轮融资获得了众多投资机构的广泛青睐,最终由国家集成电路产业投资基金(“大基金”)领投,中国电子、苏州疌泉致芯、深创投、中小企业发展基金等跟投。自2017年底至今,华大九天已获得累计数亿元投资,这将极大地促进华大九天EDA及相关业务的快速发展。

    国内EDA产业落后原因浅析

    国内IC产业发展非常迅速,IC产业出现了很多新的方向,比如IOT,AI等,而且国内芯片公司起点高,也采用了很多最新的工艺,比如16nm,12nm和7nm。新工艺和新芯片应用方向给现有EDA行业和芯片设计流程带来了新的挑战,也给中小EDA公司带来了很多新的机会,比如全芯片并行门级仿真,复杂电路的快速ECO收敛,先进工艺库的稳定性审查领域,EDA大厂在这些方面尚无成熟的解决方案,而中小EDA公司已经提供了相关解决方案。当前国家大力发展芯片产业也给中小EDA公司带来了新的机遇,但是国内中小EDA企业的运营环境还是不容乐观,存在人才和技术门槛两个挑战。

    在EDA软件研发人才方面,国内设立EDA专业的高校不太多,而且互联网和金融行业吸引了大量的软件开发人才,导致EDA软件研发人才严重不足。其次,EDA行业存在高度垄断,前3家EDA公司垄断了国内芯片设计95%以上的市场,他们给客户提供完整的前后端技术解决方案,与他们之间无法正面竞争,只能通过提供他们没有的点工具和更优质的服务来争取客户。

    在国家政策方面,建议国家制订相关政策对国产EDA产品的采购倾斜(国产EDA工具没人用是关键的原因);其次,对最新的芯片研发方向,鼓励芯片公司和风投进入EDA产业,开发具有专用领域特色的EDA产品,并且采用国家采购政策给予中小EDA公司一定财政支持;另外,对于EDA产业加强软件专利的保护,建立健康的EDA产业环境,国内的EDA产业才能和IC设计公司一同快速成长。

    除了国家方面的大力扶持,国内EDA产业界迫切需要研发出可以媲美国际大厂的产品。成熟工艺的设计,对应的EDA设计软件和流程都很完善和稳定。只有在基于最先进工艺的设计中,才有可能发现流程的缺陷和潜在的产品机会。随着更多设计公司产品向高阶领域进军,这也许是国内中小EDA公司的机会。目前国内有不少中小EDA公司还是踏踏实实的在做事情,我们希望IC设计公司还是可以给予这些国内EDA公司机会,让他们可以在舞台上与国际大厂一较高下。

     

     

    未来EDA软件的发展方向

    云端软件和服务是未来的趋势,它有两个好处,一是软件按照服务的时间长短收费,对于客户可以节省EDA的购买费用,比如客户整个开发阶段为12个月,其中前端阶段时间8个月,后端阶段时间是4个月,那么可以购买8个月的前端设计EDA软件云服务和4个月后端实现EDA软件云服务,相比原来需要购买1年的完整前后端设计EDA软件许可,可以大大节省EDA软件的许可费用;二、对于EDA软件公司来说,提供EDA云服务也能有效的防止软件盗版的发生,推进了软件的正版化;不过数据安全问题仍然是云服务的突出问题,公有云无法满足客户的数据安全的要求,这个尚待完善。

    不过这确实是EDA软件的使用模式的未来方向,从按照软件使用付费转为按照服务质量进行付费。云端服务的最大阻碍就在于EDA行业的高度垄断,大的EDA公司应该是不太愿意采用这种方式。不过对于公司内部的私有云方式,有可能是他们可以接受的。

    芯片敏捷设计也是一个主要方向。根据算法和软件需求定义芯片架构,结合模版元编程(Meta-Programming)和高层次综合(HLS)的设计方法,快速设计、快速迭代,打造性能更优的工业制造专用芯片。据了解,高层次抽象(HLS)技术,可以直接将高层次抽象代码,例如C++等综合成网表,因此可以极大的缩短芯片研发的周期。

    同时利用图灵完备的模板编程,让芯片变得高度可配置化,快速适应各种场景。值得一提的是,芯片敏捷设计(Agile Development)是最近国际芯片巨头AMD、英伟达、高通等公司都在深入拓展的领域,也是过去一年中,美国最顶尖的政府研究机构-国防高等研究计划部(DARPA)重点资助的方向。

    展开全文
  • 芯片设计中的IP技术

    2020-11-17 21:06:54
    1 引言  芯片设计业正面临着一系列的挑战:系统芯片SoC...如今的软件工程,已经成为一门博大精深的科学,有很多系统的方法值得芯片设计业学习和借鉴。根植于软件业面向设计模式的IP技术被认为是最有前途的方
  • 目录仿真软件中的电磁场计算方法哪些元件需要EM仿真?网格的大小欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合...


    在对比之前我们先做一点仿真软件中电磁场计算方法的介绍。

    仿真软件中的电磁场计算方法

    在射频芯片设计软件中都集成了EM仿真软件,其作用就是用数学手段求解或近似求解麦克斯韦方程。不同的软件采用不同的方法,大体上都采用以下几种:MoM (Method of Moments),FEM,FDTD,BEM等等。

    通常2D和2.5D仿真采用MoM,将金属分成小单元,单元足够小,使得其电流为常数,通过计算电流来计算电磁场。另一个代表性的就是FEM (有限元法),把需要分析的空间分成小单元,单元足够小,使得其电场强度E为常数,以此求解maxwell方程,求得电磁场的分布。

    大家可以猜到MoM的仿真速度会更快,但是FEM的应用范围更广。在射频芯片设计中常用的是2.5D的EM仿真,因为大多电路结构是平面结构,.5是指非平面结构:过孔。因此可以使用MoM仿真,提高设计效率。图1摘自NI公司AWR软件培训PPT,展示了不同计算方法的应用范围。

    在这里插入图片描述
    图1[1]:不同电磁计算方法的应用范围

    可以看出patch antenna 和芯片layout都可以使用MoM仿真。

    对比EM和schematic仿真

    哪些元件需要EM仿真?

    一般来讲无源器件和传输线需要EM仿真,而晶体管不做EM仿真,因为无源器件比如电阻、电容都是金属结构,没有偏置的概念;而晶体管更多的是和工作点有关,不同偏置的晶体管的高频特性不同,因此通常不做EM仿真。

    举例:一阶LC匹配的EM仿真

    为了简单起见,我们仿一个一阶LC匹配电路,看看EM和schematic(原理图)仿真的结果。电路如图2所示:
    在这里插入图片描述
    图2:一阶LC匹配电路示意图

    下面我们使用NI公司的AWR Microwave Office 软件做仿真。将LC在layout中连接起来,电路通过过孔接地,Layout的3D效果图如图3所示:
    在这里插入图片描述
    图3:一阶LC匹配电路Layout的3D效果图

    这里为了节约时间我们不对过孔进行电磁分析,只对电容电感以及连接他们的微带线做EM仿真。现在,我们在Layout的基础上生成EM文件,自动生成Port或者人工加Port,然后做Meshing(网格化),这个过程中请注意Deembedding的问题(Meshing和Deembedding参见上一篇文章)。这样我们获得了如图4的EM Meshing图:
    在这里插入图片描述
    图4:LC匹配网络的EM Meshing图

    从图中可以看出,每个Port都做了延伸,也就意味着做了Deembedding,避免了不连续性的问题,EM的结构是合理的。下面我们对这个匹配网络做原理图和EM仿真,结果如图5所示:
    在这里插入图片描述
    图5:LC匹配网络在3 GHz - 9 GHz的仿真对比

    粉色线为EM仿真,可以看出EM仿真的结果向下移动了一点,说明EM仿真发现了更多“电容性”的影响,在射频芯片的设计中,如果大家留心这些对比会发现很多有趣的结果,记录下来就离大神又进了一步,我们一起共勉吧 ?

    水平有限,请多指教 ?
    作者:伏熊(专业:射频芯片设计、雷达系统。爱好:嵌入式。欢迎大家项目合作交流。)

    微信:GuoFengDianZi

    引用:
    [1]: Setting up EM,NI公司AWR培训PPT, 2009

    展开全文
  • 芯片设计流程

    千次阅读 2018-05-03 16:16:50
     随着集成电路设计规模的不断扩大,出现了很多成熟的常用设计模块,也被成为IP核,现在芯片正向设计,不再是完全从0开始,都是基于某些成熟的IP核,并在此基础之上进行芯片功能的添加。真正从0开始设计芯片,不是...
  • ASIC设计的一些软件

    千次阅读 2018-05-10 13:30:01
    zz : http://bbs.eetop.cn/thread-323935-1-1.htmlEDA工具梳理(持续更新中)...与此同时,也能让IC初学者和设计者对IC行业有个整体的认识把握。总体来讲,EDA工具可以又2种分类方法:按公司分类和按功...
  • 电子设计软件EDA行业报告:芯片产业皇冠上的明珠(40页),资源名称:电子设计软件EDA行业报告:芯片产业皇冠上的明珠(40页)电子设计软件EDA是芯片产业皇冠上的明珠.zip...
  • 中国大陆芯片设计企业名单

    万次阅读 2021-09-07 16:24:11
    中国大陆芯片设计企业名单 安徽 安徽灵芯微电子科技有限公司 安徽安徽赛腾微电子有限公司 安徽安徽省中电精彩微电子有限公司 安徽池州睿成微电子有限公司 合肥大唐存储科技有限公司 安徽合肥东芯通信股份...
  • 芯片设计流程 芯片的设计原理图

    万次阅读 多人点赞 2019-05-04 10:09:50
    本文探讨的就是芯片在字面以外的意义,以及芯片是怎么被设计成的。 芯片 芯片,又称微电路(microcircuit)、微芯片(microchip)、集成电路(英语:integrated circuit, IC)。是指内含集成电路的硅片,体积很小...
  • ASIC芯片设计流程

    千次阅读 2020-07-16 15:57:35
    最近在学习IC验证相关知识,整理了一下IC芯片设计流程: ASCI设计芯片流程 1、Marketing request(有市场需求) 2、Architecture Spec(编写架构文档) 3、Algorithm Emulation(做算法模型,评估下哪些可行,软件C/...
  • 有关电路设计得几个小软件 还可以方便的查找 芯片资料 很方便!
  • Marvell的非常完整,清晰的千兆网络交换芯片PHY芯片88E631,对于硬件设计软件设计非常有用,PDF格式。
  • FPGA与普通数字芯片设计流程的差异

    千次阅读 2020-08-27 10:36:21
    FPGA与普通数字芯片设计流程的差异 前言 一、pandas是什么? 二、使用步骤 1.引入库 2.读入数据 总结 前言 提示:这里可以添加本文要记录的大概内容: 例如:随着人工智能的不断发展,机器学习这门...
  • 数字IC设计入门(8)初识数字芯片设计前端

    千次阅读 多人点赞 2020-08-16 20:11:00
    主要包括:规则书制定、系统架构设计、部件详细设计、HDL编码、仿真验证、SDC编写、逻辑综合、STA检查、形式化验证等,系统架构设计最难掌握,需要有丰富的设计经验,对应用场景也需要有深入的理解。 前端设计师需要...
  • ICC流程 进行物理版图设计具体需要DC生成的文件有:明天写 脚本详解
  • 芯片设计、制造、封测

    千次阅读 2020-03-01 11:09:07
    1、IC设计:是一个将系统、逻辑与性能的设计要求转化为具体的物理版图的过程,主要包含逻辑设计、电路设计和图形设计等。将最终设计出的电路图制作成光罩,进入下一个制造环节。由于设计环节主要通过计算机完成,所...
  • 集成电路产业通常被分为芯片设计、芯片制造、封装测试三大领域,参看下图: 我们逐一进行分析,芯片设计主要从EDA、IP、设计三个方面来分析;芯片制造主要从设备、工艺和材料三个方面来分析;封装...
  • 芯片制造就像“建造房子”,前端设计相当于房屋设计师,后端制造相当于建造师,最后封装厂商对房屋进行外部装修,留出与外部连接的水/电/网等通道,让房子能正常运转,相当于房子装修工程师。
  • AI芯片设计与开发概览

    千次阅读 2018-08-26 18:59:19
    互联网公司的芯片设计团队芯片设计能力略有欠缺,但是可以很好的理解应用,拥抱新的架构和方法学;另外,由于目前AI尚不能明确分工的特点,互联网公司的芯片设计和应用可以有效协作,填补设计流程上不能自动化的挑战...
  • 芯片如何从零开始设计

    千次阅读 2019-07-22 13:13:28
    在各方助力下,集成电路成了时代热点,有大量文章在写芯片设计之复杂之困难,老驴打算从EDA 使用角度捋一遍芯片设计流程。在老驴画出第一副图之后,发现熟知的只有数字电路部分的一小段,对系统、软件及上层应用完全...
  • 使用Multisim软件利用74LS161芯片设计60秒计数器

    万次阅读 多人点赞 2019-11-23 01:24:42
    一.74LS161芯片基本功能简介 74LS161芯片具有二进制加法计数功能外,还具有预置数,保持和异步置零等附加功能。 结合下图我们具体分析其引脚功能: 1、 1、(1)引脚是异步置零(复位)端。当~CLR=0时所有触发器同时...
  • IC芯片设计项目管理001:关键3要素

    千次阅读 2019-03-10 12:14:49
    进度:芯片是否能够按计划完成设计、验证、流片、测试、量产 性能:芯片性能是否达到要求,是否满足标准、兼容性是否达标。 2、IC设计项目要素一:需求 在项目初期需要明确整个芯片以及各个模块的真实需求、...
  • 版图设计教程,主要是采用candence软件进行版图设计及仿真
  • 在面向AI负载的新锐芯片创业企业里,SambaNova和Tenstorrent都足够引人注目,他们都可以视作为数据流架构专门设计的软硬件系统。据公开资料,他们都十分强调编译器软件的重要性,虽然硬件是重配置的,但重配置方案却...
  • mac M1芯片电脑装机必备软件推荐 一:Mac M1也可以轻易安装Windows的应用软件 谁说必须要双系统和虚拟机的,条条大路通罗马,方法总比问题多。 不知道有多少Mac大佬知道,有一个软件是专门解决这个问题的,它就

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 134,869
精华内容 53,947
关键字:

芯片设计软件

友情链接: GA.rar