精华内容
下载资源
问答
  • 集成电路版图基础

    2018-06-13 10:20:01
    集成电路版图基础知识 集成电路版图基础知识 集成电路版图基础知识 集成电路版图基础知识 集成电路版图基础知识 集成电路版图基础知识集成电路版图基础知识
  • 集成电路版图设计 门电路是构成各种复杂数字电路的基本逻辑单元,反相器是数字电路中的一种基本功能模块。通过该课程设计,使学生学会Tanner软件中L-Edit的特点并掌握使用L-Edit软件的流程和设计方法,使学生巩固和...
  • 集成电路版图设计基础集成电路版图设计基础集成电路版图设计基础集成电路版图设计基础
  • 集成电路版图设计
  • 集成电路那些事儿:CMOS模拟集成电路版图基础,上线啦!(课程地址在网易云课堂,已提交审核,预计一两天后通过,搜索关键字 CMOS模拟集成电路版图 即可) 预计一两天会通过审核,请及时关注该公众号(集成电路那些...

    集成电路那些事儿:CMOS模拟集成电路版图基础,上线啦!(课程地址在网易云课堂,已提交审核,预计一两天后通过,搜索关键字 CMOS模拟集成电路版图 即可)

    预计一两天会通过审核,请及时关注该公众号(集成电路那些事儿),前期有优惠,8折,仅需80元,您将学到完整的、系统的版图设计课程。
    在这里插入图片描述课程名称:CMOS模拟集成电路版图设计

    课程简介:本课程主要讲解了CMOS模拟集成电路版图设计的全流程,由多年实战经验、流片经验的一线工程师、博士编写,录制,该课程特点是实战性强,成系统

    适用人群:零基础、刚入门微电子新生,有一定基础但没有走通全套流程的人员,微电子爱好者,高级微电子项目管理人员。

    下面给出实际培训大纲。在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

    展开全文
  • 集成电路版图讲义

    2013-03-26 21:23:30
    最好的集成电路版图讲义,是学习后端PR/CL初学者的必备!
  • 集成电路版图设计作者:陆学斌 主编出版时间:2012年版内容简介《集成电路版图设计》主要介绍集成电路版图设计,主要内容包括半导体器件和集成电路工艺的基本知识,集成电路常用器件的版图设计方法,流行版图设计...

    集成电路版图设计

    作者:陆学斌 主编

    出版时间:2012年版

    内容简介

    《集成电路版图设计》主要介绍集成电路版图设计,主要内容包括半导体器件和集成电路工艺的基本知识,集成电路常用器件的版图设计方法,流行版图设计软件的使用方法,版图验证的流程,以及集成电路版图实例等。《集成电路版图设计》适合作为高等学校微电子技术专业和集成电路设计专业版图设计课程的教材,也可作为集成电路版图设计者的参考书。本书由陆学斌主编。

    目录

    第1章 半导体器件理论基础 1.1 半导体的电学特性 1.1.1 品格结构与能带 1.1.2 电子与空穴 1.1.3 半导体中的杂质 1.1.4 半导体的导电性 1.2 PN结的结构与特性 1.2.1 PN结的结构 1.2.2 PN结的电压电流特性 1.2.3 PN结的电容 1.3 MOS场效应晶体管 1.3.1 MOS场效应晶体管的结构与工作原理 1.3.2 MOS管的电流电压特性 1.3.3 MOS管的电容 1.4 双极型晶体管 1.4.1 双极型晶体管的结构与工作原理 1.4.2 双极型晶体管的电流传输 1.4.3 双极型晶体管的基本性能参数 本章小结第2章 集成电路制造工艺 2.1 硅片制备 2.1.1 单晶硅制备 2.1.2 硅片的分类 2.2 外延工艺 2.2.1 概述 2.2.2 外延工艺的分类与用途 2.3 氧化工艺 2.3.1 二氧化硅薄膜概述 2.3.2 硅的热氧化 2.4 掺杂工艺 2.4.1 扩散 2.4.2 离子注入 2.5 薄膜制备工艺 2.5.1 化学气相淀积 2.5.2 物理气相淀积 2.6 光刻技术 2.6.1 光刻工艺流程 2.6.2 光刻胶 2.7 刻蚀工艺 2.8 CMOS集成电路基本工艺流程 本章小结第3章 操作系统与Cadence软件 3.1 UNIX操作系统 3.1.1 UNIX操作系统简介 3.1.2 UNIX常用操作 3.1.3 UNIX文件系统 3.1.4 UNIX文件系统常用工具 3.2 Linux操作系统 3.3 虚拟机 3.4 Cadence软件 3.4.1 Cadence软件概述 3.4.2 电路图的建立 3.4.3 版图设计规则 3.4.4 版图编辑大师 3.4.5 版图的建立与编辑 3.4.6 版图验证 3.4.7 Dracula DRC 3.4.8 Dracula LVS 本章小结第4章 电阻 4.1 概述 4.2 电阻率和方块电阻 4.3 电阻的分类与版图 4.3.1 多晶硅电阻 4.3.2 阱电阻 4.3.3 有源区电阻 4.3.4 金属电阻 4.4 电阻设计依据 4.4.1 电阻变化 4.4.2 实际电阻分析 4.4.3 电阻设计依据 4.5 电阻匹配规则 本章小结第5章 电容和电感 5.1 电容 5.1.1 概述 5.1.2 电容的分类 5.1.3 电容的寄生效应 5.1.4 电容匹配规则 5.2 电感 5.2.1 概述 5.2.2 电感的分类 5.2.3 电感的寄生效应 5.2.4 电感设计准则 本章小结第6章 二极管与外围器件 6.1 二极管 6.1.1 二极管的分类 6.1.2 ESD保护 6.1.3 二极管匹配规则 6.2 外围器件 6.2.1 压焊块(PAD) 6.2.2 连线 本章小结第7章 双极型晶体管 7.1 概述 7.2 发射极电流集边效应 7.3 双极型晶体管的分类与版图 7.3.1 标准双极型工艺NPN管 7.3.2 标准双极型工艺衬底PNP管 7.3.3 标准双极型工艺横向PNP管 7.3.4 BiCMOS工艺晶体管 7.4 双极型晶体管版图匹配规则 7.4.1 双极型晶体管版图基本设计规则 7.4.2 纵向晶体管设计规则 7.4.3 横向晶体管设计规则 本章小结第8章 MOS场效应晶体管

    展开全文
  • 集成电路版图设计,曾庆贵编著,扫描版。 虽然是高职高专教材,但作为本科生入门版图设计的参考书也没有什么问题,讲得不深,看完应大致能掌握版图设计基本方法。
  • 为将模糊的集成电路版图进行复原,探讨了Lucy-Richardson滤波、维纳滤波、拉格朗日乘法算子最小二乘方滤波方法.研究发现:噪声模糊图像进行复原时,Lucy-Richardson方法基本恢复不出集成电路版图,维纳滤波的去噪声明显...
  • CMOS集成电路版图--概念、方法与工具\【CMOS集成电路版图:概念、方法与工具.rar 积分设的不高,但绝对是好东西!除此之外还有其他全IC设计资料,陆续上传以供分享。
  • CMOS集成电路版图

    2008-10-29 09:18:28
    CMOS集成电路版图,非常经典,不大好找
  • 大规模集成电路版图设计的ppt资料 #大规模集成电路版图设计的ppt资料
  • 集成电路版图设计,一本比较不错的入门书籍,首先介绍了集成电路各基本单元的版图,器件的模型,基于Lamda的版图设计规则,版图的寄生参数,数字电路,模拟电路,存储器等的版图设计。
  • 集成电路版图学习笔记1----版图基本知识

    万次阅读 多人点赞 2018-08-29 19:05:54
    集成电路设计流程: Created with Raphaël 2.1.2...所谓集成电路版图设计就是指将电路设计电路图或电路描述语言映射到物理描述层面。 版图工程师的职责包括:芯片物理结构分析,逻辑分析,建立后端设计流程,版图...

    集成电路设计流程:

    Created with Raphaël 2.1.2设 计 方 案定 义 结 构 功能设计与仿真电路设计与仿真版图设计与仿真后 仿 真 流片与芯片测试大 规 模 生 产

    由上图版图设计属于后端设计部分。

    集成电路版图设计就是指将电路设计电路图或电路描述语言映射到物理描述层面,从而可以将设计好的电路映射到晶圆上生产。
    版图是包含集成电路的器件类型,器件尺寸,器件之间的相对位置以及各个器件之间的连接关系等相关物理信息的图形,这些图形由位于不同绘图层上的图形构成。

    版图工程师的职责包括:芯片物理结构分析,逻辑分析,建立后端设计流程,版图布局布线,版图物理验证,联络代工厂提交生产数据。

    版图设计方法(从自动化程度划分):

    1.全自动版图设计:

    利用计算机辅助设计工具以及电路的门级网表自动生成版图的设计方法。

    全自动版图设计的步骤:

    ①准备阶段:详细了解版图库,一个完整的库包含电路仿真和综合以及版图设计使用的数据,版图设计的库主要包括:布局布线时需要使用的LEF文件TLF文件, 版图验证时需要用到的库中单元版图数据文件和版图验证命令文件。拿到电路设计人员的门级网表后,要首先检查一下网表文件的内容,是否出现各种错误;在进行自动布局布线时,需要进行时序分析和时序优化,操作前需要前端设计人员提供时序约束(Timing Constraint)文件(GCF文件)。
    ②数据输入:在自动布局布线开始阶段,首先将库文件,门级电路网表文件和时序约束文件读入自动布局布线的EDA工具中编译。
    ③布局规划:布局规划阶段根据门级网表确定芯片的形状(高度宽度之比),大小,放置输入输出单元,放置各个模块,布置电源线。
    在保证布线成功前提下尽可能缩小芯片面积。
    布置电源线时,通过简单估算芯片功耗,由功耗估算最大工作电流,再知道单位宽度金属允许流过的最大电流,就可以知道需要布的电源线的宽度,需要留一些余量。
    ④自动布局:根据电路功能,性能,以及几何要求等约束条件下,EDA工具自动将各单元放在芯片适当的位置上。建立时钟树系统是自动布局布线重要的一环。布局完成后还需要优化布局。
    ⑤布线:自动布局完成后,进行时钟树的布线和其他信号线的布线。布线是指在满足工艺规则和布线层数限制等约束条件下,根据电路逻辑关系将各个单元之间以及各单元和输入输出之间用金属连线连接起来,并尽可能保证芯片面积最小。
    ⑥时序分析以及布线后优化:时序分析正确说明布线成功,时序分析依据的条件就是时序约束条件,如果时序分析结果不满足要求需要对布线进一步优化。
    ⑦版图验证:主要包括DRC(设计规则检查)和ERC(电学规则检查)以及LVS(电路图和版图一致性检查)。
    ⑧数据输出:版图设计完成后,输出GDSⅡ文件,交付给生产厂家进行掩模版生产。

    2.半自动设计

    在计算机上利用符号进行版图输入,符号代表不同层版图信息,再通过自动转换程序将符号转换成版图。

    3.人工设计

    主要应用在模拟电路版图,版图单元库设计,全定制数字集成电路设计中。

    下面先了解一下CMOS制造流程:

    具体过程参见这里:CMOS工艺基本流程

    关于版图中的绘图层

    以CMOS工艺为例,主要分为N阱层,有源区层,多晶硅栅层,N选择层,P选择层,接触孔层,通孔层,金属层,文字标注层,焊盘层。

    可以参考这篇文章:CMOS集成电路的版图设计

    Note:
    (1)N选择层和P选择层
    MOS晶体管的有源区是通过将N型或P型杂质离子注入到选择层掩膜定义的衬底区域形成的,所以选择层定义的是覆盖有源区的区域。N选择层和有源区共同构成了扩散区(也称为N+)。
    (2)接触孔
    **有源区的接触孔用来连接第一层金属和N+或P+区域,有源区面积允许下,尽可能多打接触孔可以降低等效电阻;
    **多晶硅的接触孔用来连接第一层金属和多晶硅栅极;
    **通孔(Via)用于金属层之间连接,面积允许条件下尽可能多打通孔;
    **接触孔和通孔形状都是正方形;
    **接触孔只有一层,通孔有多层,第一层金属与第二层金属之间的通孔记为V1,以此类推。

    版图设计规则

    概念:用特定工艺制造电路时所使用的物理掩模版图需要遵循一套几何图形排列的规则,这就是版图设计规则。

    **分类:**Lambda版图设计规则 和 规整格式设计规则。

    Lambda版图设计规则:在一般版图设计工具中各网格最小单位以Lambda计,Lambda的大小一般是工艺最小尺度的一半,也就是说大部分的尺寸都按照Lambda的整数倍来计。

    规整格式设计规则:主要以微米为单位,也叫做自由格式,各尺寸之间没有必然的比例关系,可以提高每一尺寸的合理度,但也增加了设计难度。
    栅和有源区的重叠部分定义器件的尺寸,重叠之外的区域对尺寸没有影响。

    基本设计规则包括:
    线宽规则:版图中多边形的最小宽度,防止线宽太窄出现断路;
    最大(最小)尺寸限制:多边形的宽度或长度不能太大也不能太小,一般针对接触孔和通孔;
    间距规则:多边形之间的最小距离,避免两个多边形之间形成短路;
    包围规则:一层与另一层线条之间交叠并将其包围的最小尺寸,主要用于不同层之间需要进行连接,该规则可以保证有效的连接;
    交叠规则:两层之间交叠的最小尺寸;
    最小面积规则:满足以上基本要求的前提下,尽量保证版图面积最小。

    这里写图片描述

    器件的两个关键尺寸就是如图的栅极的长度L和宽度W。

    关键参数:
    最小宽度(minWidth):封闭几何图形内边之间的距离
    这里写图片描述
    最小间距(minSep):几何图形外边界之间的距离
    这里写图片描述
    最小交叠(minOverlap),分为两种:一几何图形内边界到另一图形外边界的距离(overlap);以几何图形内边界到另一图形内边界的距离(extension)。
    这里写图片描述

    版图验证:

    设计规则检查(DRC):根据上述设计规则进行检查;
    电学规则检查(ERC):天线规则检查,非法器件检查,节点开路,节点短路,孤立接触孔;
    版图寄生参数提取(LPE):从版图中提取到器件的参数,器件之间连接关系还有寄生电阻与电容,产生一个网表文件,从而可以恢复出电路图,和原电路图比较,查找错误。工具:Mentor公司的xCalibre
    电路图与版图一致性检查(LVS):通过EDA工具分别从电路图和版图中提取出网表文件,然后对两者进行比较,常用工具就是Mentor公司的Calibre LVS工具。

    CMOS晶体管的版图

    这里写图片描述

    有源区外是一层反向扩散区,对于N阱CMOS工艺,衬底是P型低掺杂,PMOS管做在N阱内,此时PMOS有源区外再加一层P Selector层。

    **NMOS俯视图

    这里写图片描述

    **PMOS俯视图

    这里写图片描述

    **多指结构MOS晶体管版图设计

    导电沟道宽度过大,会使栅极电阻较大,一般可以通过拆分将一个晶体管变成多个晶体管的形式,而且拆分后的晶体管栅极电阻大大减小,如果均分成n个小晶体管,n个晶体管并联后形成的晶体管栅极电阻将是之前一个晶体管的1/n2.
    这里写图片描述
    这里写图片描述
    对于上述拆分,观察版图可以知道,将偶数位的晶体管的源极和漏极调换(mos管源极和漏极是相同的),相邻晶体管的源漏可以共享,从而减少版图面积。
    拆分之后晶体管的尺寸主要由三个参数:w(拆分后小晶体管的宽度),晶体管长度L,拆分数目N决定。对于拆分成6个小晶体管的6指晶体管来说,w如果是0.48um,相当于大晶体管的W是2.88um。

    **串联晶体管的版图设计

    对晶体管之间的串联,相邻晶体管的源漏可以共享,而且如果电路图中没有与其他器件相邻的话,共享区域的接触孔也可以省略,从而减小版图面积。
    晶体管串联

    共享源漏极
    共享接触孔

    **并联晶体管的版图设计

    并联关系的晶体管分为两种:
    @两个管子只有一个端连在一起:
    这里写图片描述
    @两个管子两端都连在一起:
    这里写图片描述

    **器件布局对电路影响

    器件放置的位置和方向对电路性能有很大影响。
    对于两个要求相互匹配的器件一般要放在一起,以减少周围电路的环境对二者的差异影响;
    器件摆放方向的影响源自于工艺处理中的各向异性。器件晶体管的宽长比对电路性能影响较大,而晶体管的宽长比受影响于多晶硅栅的长和宽,多晶硅栅通过刻蚀得到,刻蚀一般是各向异性,器件摆放方向不同刻蚀后得到的多晶硅栅的长和宽会不同,导致不匹配。

    ** 器件本身设计对电路性能影响

    对要求匹配的器件,进行布局时一般把这些器件围绕一个中心进行放置,称为共心布局,如下图:
    这里写图片描述

    如果要求匹配的器件只有两个,可以采用四方交叉方法,就是将一个晶体管一分为二,再通过共心点的对角线放置,如下图:
    这里写图片描述

    也可以采用简单四方交叉,拆分后的晶体管按照A-B-B-A放置,如下图:
    这里写图片描述

    但是考虑到匹配问题,中间的两个晶体管与上下的两个晶体管所处的环境是不一样的,工艺处理带来的偏差也会不一样,A和B将会不匹配,此时,可以考虑在上下再各放置一个虚设器件,该器件对电路逻辑功能无影响,主要用于提高AB器件的匹配性。

    展开全文
  • CMOS模拟集成电路版图设计课程

    千次阅读 2019-03-18 22:20:48
    CMOS模拟集成电路版图设计课程,将于近期(已提交审核,预计1~2天审核成功)在网易云课堂上线 课程名称:CMOS模拟集成电路版图设计 课程简介:本课程主要讲解了CMOS模拟集成电路版图设计的全流程,由多年实战经验、...

    CMOS模拟集成电路版图设计课程,将于近期(已提交审核,预计1~2天审核成功)在网易云课堂上线

    课程名称:CMOS模拟集成电路版图设计

    课程简介:本课程主要讲解了CMOS模拟集成电路版图设计的全流程,由多年实战经验、流片经验的一线工程师、博士编写,录制,该课程特点是实战性强,成系统。

    讲师简介:陈博士,副教授,在 高性能模拟/混合信号集成电路设计(可编程增益放大器、自动增益控制环路、高性能模数/数模转换器等,低功耗、高精度、低噪声传感器接口及信号处理电路设计,高可靠加固标准单元库设计)领域有多年深耕经验,具有雄厚的理论基础和实战经验,累计发表论文49篇,出版论著及译著8部。

    请及时关注:微信公众号 集成电路设计那些事儿
    知乎频道(用户) 集成电路设计那些事儿
    CSDN 集成电路设计那些事儿

    视频介绍链接:

    https://www.bilibili.com/video/av46618774

    在这里插入图片描述

    B站视频链接地址:
    https://www.bilibili.com/video/av46618774

    www.bilibili.com

    该课程大纲如下:
    已更新第一讲。
    每周日更新一讲,每讲大约40分钟。
    欢迎持续关注,跟着学习,您将掌握完整的、系统的、实战的模拟电路版图设计的能力!

    在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述

    展开全文
  • 集成电路版图绘制软件Tanner详细安装
  • CMOS模拟集成电路版图设计软件教程
  • CMOS集成电路版图--概念、方法与工具
  • CMOS 集成电路 版图 概论
  • 集成电路受法律保护的实质要件是布图设计的“独创性”部分。布图设计侵权的司法鉴定包括两个步骤:布图设计独创性鉴定和布图设计独创性区域的相似度鉴定。目前,集成电路布图设计相似度鉴定在行业内尚没有统一的执行...
  • 《CMOS模拟集成电路版图设计与验证 ——基于Cadence Virtuoso与Mentor Calibre》PDF完整版,已经添加过书签了。而且这本书还不错!
  • 集成电路版图设计中REFGEN是什么电路?REFGEN中包括OPVRT,OPAMP,BANDGAP等等,这个电路具体是实现什么功能的,怎么实现的?求大神指导
  • 集成电路版图设计基础,我们上课用的就是这个PPT,应该还行吧,我不知道怎么描述,但是我还是推荐大家看看
  • 主要是CMOS集成电路版图设计工具的基本讲解,一本不错的书喔!
  • 课程简介:本课程主要讲解了CMOS模拟集成电路版图设计的全流程,由多年实战经验、流片经验的一线工程师、博士编写,录制,该课程特点是实战性强,系统性强,前前后后梳理版图全流程。 适用人群:模拟电路初学者、PCB...
  • 第4章 Cadence软件  第5章 CMOS集成电路版图设计  第6章 版图验证  第7章 外围器件及阻容元件设计  第8章 模拟和双极集成电路版图设计  第9章 版图设计实例
  • 实验32++数字集成电路版图提取,一个比较有用的资源
  •  与电路设计者的沟通  Layout 的金属线尤其是电源线、地线  保护环  衬底噪声  管子的匹配精度 一、 layout 之前的准备工作 1、 先估算芯片面积 先分别计算各个电路模块的面积,然后再加上模块之间走线...
  • 集成电路版图设计职业标准(试行),有从事相关职业的可以看看!!!!!!

空空如也

空空如也

1 2 3 4 5 ... 19
收藏数 375
精华内容 150
关键字:

集成电路版图