精华内容
下载资源
问答
  • 本文主要研究在不采用过采样、数字滤波和增益自动控制等技术条件下,如何提高高速高分辨率ADC电路的实际分辨率,使其最大限度地接近ADC器件自身的实际分辨率,即最大限度地提高ADC电路的信噪比。
  • multisim14.0 并行ADC电路

    2019-03-29 13:03:44
    multisim14.0 并行ADC电路仿真分析。。
  • 在雷达、导航等军事领域中,由于信号带宽宽,...在数字通信、数字仪表、软件无线电等领域中应用的高速ADC电路,在输入信号低于1MHz时,实际分辨率可达10位,但随输入信号频率的增加下降很快,不能满足军事领域的使用要求。
  • 本文主要研究在不采用过采样、数字滤波和增益自动控制等技术条件下,如何提高高速高分辨率ADC电路的实际分辨率,使其最大限度地接近ADC器件自身的实际分辨率,即最大限度地提高ADC电路的信噪比。
  • 针对高速ADC电路设计的特点,本文重点讨论了包含高速ADC的硬件电路设计中印刷电路板布局时所必须引起注意的电磁兼容问题,包括数字地和模拟地、数字电源和模拟电源的隔离,ADC输入信号、输出信号的处理以及采样时钟的...
  • 在数字通信、数字仪表、软件无线电等领域中应用的高速ADC电路,在输入信号低于1MHz时,实际分辨率可达10位,但随输入信号频率的增加下降很快,不能满足军事领域的使用要求。 针对这一问题,本文主要研究在不采用过...
  • 摘要:首先从理论上分析了影响ADC信噪比的因素,然后以此为依据,从电路设计和器件选择两方出发,采用模/数转换器AD6644AST-65进行高速高分辨率ADC电路设计,并给出电路实测结果。  关键词:ADC 有效位数 信噪比 ...
  • 压缩包为12bit流水线ADC的整体电路原理图,包含运算放大器,采样保持电路,子ADC电路,MDAC电路,延迟对准阵列,数字校正电路,时钟产生电路,偏置电路等,可以完成的设计一个流水线ADC。
  • 本文就针对多通道高速ADC电路设计的特点,以E2V公司的EV10AQ190芯片为例,重点讨论了包含多通道高速ADC的硬件电路设计中印刷电路板布局时所必须引起注意的问题,包括数字地和模拟地。数字电源和模拟电源的处理,ADC...
  • 高性能无线通信ADC电路设计与实现,周华,,本文通过对ADC性能指标的分析,并结合无线通信系统对ADC的需求,设计出高性能ADC电路,电路包括ADC的前级电路和ADC的外围电路,ADC的前
  • 400MHz 12bit TIADC电路设计与误差校正.pdf
  • 无线芯片ADC电路自动测试平台的设计与实现.pdf
  • 高速差分ADC电路设计

    2010-05-06 11:42:07
    高速差分ADC电路设计,ADI公司提供,电路设计的上佳选择。
  • 在设计一个高性能数据采集系统时,勤奋的工程师仔细选择一款高精度ADC,以及模拟前端调节电路所需的其他组件。在几个星期的设计工作之后,执行仿真并优化电路原理图,为了赶工期,设计人员迅速地将电路板布局布线...
  • FPGA中DCM工作原理及其在高速ADC电路中的应用FPGA中DCM工作原理及其在高速ADC电路中的应用FPGA中DCM工作原理及其在高速ADC电路中的应用
  • 六位ADC电路

    2018-01-21 22:28:14
    基于小型集成电路元器件74系列,LM358和DAC0832设计一个六位ADC系统
  • 在设计一个高性能数据采集系统时,勤奋的工程师仔细选择一款高精度ADC,以及模拟前端调节电路所需的其他组件。在几个星期的设计工作之后,执行仿真并优化电路原理图,为了赶工期,设计人员迅速地将电路板布局布线...
  • 图1所示为一款可适应ADC参考输入动态的电路。图中,电压参考芯片为转换过程和电容器CL1提供电压基底 (voltage-foundation),旨在吸收ADC的内部参考电路[REF 1]电流峰值和滤 波器参考噪声。本电路中,不仅仅降低...
  • ADC电路设计详解

    万次阅读 多人点赞 2017-05-04 10:50:11
    电路描述及参数 ADC:模数转换,将模拟信号变成数字信号,便于数字设备处理。 DAC:数模转换,将数字信号转换为模拟信号与外部接口。 性能参数: MSR:采样率,定义单位周期或时间内的从信号中的采样...

    电路描述及参数

    ADC:模数转换,将模拟信号变成数字信号,便于数字设备处理。

    DAC:数模转换,将数字信号转换为模拟信号与外部接口。

    性能参数:

    MSR:采样率,定义单位周期或时间内的从信号中的采样点数,采样率越高后级的数字表示精度越高。

    SFDR:无杂散动态范围,指载波频率与最大噪声的幅度比值,表征的是信号源失真。

    SNR:输出的信号电压与噪声电压的比值(dB),SNR越高信号的噪声越小。

    PCB设计要点分三点:

    1,布局要点

    Ø 电源布局及电源去偶

    Ø 前级放大、衰减、滤波

    Ø 相同结构对称布局

    Ø 多路隔离

    2,布线要点

    Ø 最小回路电源分割

    Ø 最短模拟前段走线衰减控制

    Ø 阻抗连续控制

    Ø 屏蔽包地处理

    Ø 多路隔离处理

    Ø 数模共地处理

    Ø 磁珠桥连分地短接

    Ø 模拟区平面处理

    3,设计建议

    布局要点Ø 电源布局及电源去偶-LDO供电系统


    注:LDO供电在1MHz以下的低频噪声抑制性好,而高频噪声会通过电源和地回路向负载耦合。所以在后级需要LC和局部电源去耦,保证负载附近的高频噪声去耦。

    Ø 电源布局及电源去偶-DC_DC供电系统


    传统上的DC_DC电源不宜直接为ADC供电,但现在的DC_DC通过:后置滤波、精心设计的布局布线、多级的LC滤波已可以为ADC提供低噪声的供电系统。

    DC_DC与LDO给ADC的供电优势:转换效率更高,可节约功耗;减小热输出,对额外散热需求减小。

    Ø电源布局及电源去偶-回路要求及去偶电容布局

    为保证供电系统的ADC瞬态电流的响应,需要给ADC电源提供一个大容量电容。电容应当是10uF-47uF左右的低ESR陶瓷或钽电容。ADC芯片的局部电源去耦需要靠近管脚放置小容值的高频去耦电容,电容应当是0.1uF-1uF范围内的低ESR陶瓷电容。此类电容能很好滤除芯片翻转引入的电源SSN噪声且能为芯片提供高频电流。

    1. 电源模块避免靠近前级模拟输入。

    2. 电源到负载路径短,减少传输噪声耦合。

    3. 高频去偶电容靠近芯片电源管脚。


    Ø前级放大、衰减、滤波布局


    1. 输入前段布局紧凑。

    2. “一”字布局,避免U型、L型布局。

    3. π衰\π滤波布局功能实现。


    Ø相同结构对称布局

    处输入图片描述

    多路相同电路结构布局采用对称布局;保证走线长度一致、相位一致。

    Ø多路隔离

    击此处输入图片描述

    1.增加多路之间的布局间距。

    2.增加屏蔽腔体或屏蔽墙。

    布线要点Ø最小回路电源分割

    1.除考虑模拟电源布局不能靠近 前级输入外,在传输路径上应做到最短、回路最小以减小电源噪声引入。

    Ø最短模拟前段走线衰减控制

    设计要点:

    ü 最短布线长度。

    ü 隔层参考阻抗控制,增加布线宽度。

    ü 圆弧拐角、进盘渐变走线。

    ü 第2层挖空,第3层铺模拟区下方铺地。

    Ø阻抗连续控制-焊盘隔层处理

    设计要点:

    ü器件焊盘是布线链路上阻抗突变最严重的一个因素点,隔层参考可减小焊盘增加链路走线线宽变化带来的阻抗突变。

    ü第2层挖空,第3层铺模拟区下方铺地。

    Ø屏蔽包地处理

    设计要点:

    ü 屏蔽地孔间距大小决定了EMC辐射泄露的大小,越小

    的屏蔽地孔距离有利于减小数模、多路模拟前段的干扰隔离。尤其是当屏蔽地孔的间距≤小于λ/20时。

    ü 模拟包地有利于减小干扰但距离过小会增加信号损耗,包地距离≥1.5W宽度。

    ü 模拟区表层铺屏蔽地,模拟走线周围打λ/20屏蔽地孔。

    Ø多路隔离处理

    点击此处输入图片描述

    设计要点:

    ü 所有电源、地平面需要采用分割槽将多路AD输入前级的噪声耦合回路切断,减小多路之间的耦合路径。

    Ø数模共地处理

    设计要点:

    ü 共地桥不提供信号回路,只做等电位短接。

    ü 桥的不易不易过宽,建议60mil左右桥连宽度。

    ü 隔离槽采用20-30mil的宽度。

    ü 建议在ADC芯片附近,但不要在芯片下方。

    Ø磁珠桥连分地短接

    设计要点:

    ü 共地桥不提供信号回路,只做等电位短接。

    ü 多路ADC时,等电位跨接不易过多。最好两路共用一组跨接。

    Ø模拟区平面处理

    设计要点:

    ü 模拟区所有层均完全隔离,模拟区所有层铺地。

    ü 数字信号布线禁止进入该区域。

    ü 模拟区供电采用信号层铺铜或走线处理。

    设计建议Ø布局建议

    设计要点:

    ü 参考时钟区域独立,布线避免穿越模拟前端。

    ü 电源供电系统放置独立区域。

    ü数模布局分区严格,避免交错。

    Ø回路耦合干扰

    设计要点:

    ü 避免出现左图的模拟数字回路重叠,将导致回路耦合干扰。

    ü 回路处理参考右图,在芯片附近采用单点共地。

     

    仅供自己学习参考,不付法律责任!!

     

    展开全文
  • STM32 ADC电路 连接

    万次阅读 2018-06-05 18:21:57
    要使用stm32f407的adc来采集外部电池电压,电压最大为8.4V,使用电阻分压到2.5V由ADC采集,但是现在有一个问题是:两个分压的电阻选取多大的合适?如果分压电阻太小,功耗会比较大,电阻太大的话则会分压不准确,ADC...

    原文:http://www.stmcu.org/module/forum/thread-598055-1-1.html

    楼主的原理图有错误:电容应该放到引脚处。

    要使用stm32f407的adc来采集外部电池电压,电压最大为8.4V,使用电阻分压到2.5V由ADC采集,但是现在有一个问题是:两个分压的电阻选取多大的合适?如果分压电阻太小,功耗会比较大,电阻太大的话则会分压不准确,ADC的输入阻抗会与电阻并联。所以想请教大家STM32的ADC的输入阻抗是多少,外部的分压电阻的阻值如何计算?我从官方看到的ADC的参考电路如下:

    那个R AIN电阻是必须的吗?再有,那个RADC电阻


    1.

    Sampling switch resistance  这个是开关取样电阻,是为了缓冲采样电流.
    将采样电容器器充电到适当电压所需的电流必须由连接到模数转换器输入端的外部电路提供。当RADC是导线时,对电容器进行充电需要大电流。这一瞬态电流的大小是采样电容器容值、电容开关频率和采样节点电压的函数。
    这个开关电流由下式表示:
      Iin=CVf
    其中,C为采样电容器的电容值,V为采样节点上的电压,f为采样开关进行开关操作的频率。这个开关电流会在采样节点产生较高的电流尖峰

    两个 箝位二极管可有效限制加在转换器内部晶体管上的电压。如果输入电压与电源轨之差超过了二极管压降(通常为0.7V),则二极管将开始传导电流并限制电压。

    建议楼主参考 

    如何选择模数转换器的输入采样结构?


    2.

    1.Rain 就是你的信号源的等效阻抗,按照你的图里就是Rain = 10/(10+23.6);
    2.电阻可以取大点,可以按照407手册里最大Rain=50K,你算下分压电阻就好了!

    3.如果想降低点等效阻抗可按照图加对地电容,由于电容充放电需要时间,要获得准确点的值,必须降低采用频率Fadc,也就是提高采用周期!


    3.

    1.分压电阻没必要太精确,确保最大分压低于AD满量程即可,串入电位器进行校准
    2.输入阻抗尽可能大一些。宽范围电压采样情况下,可以选用低温漂电阻
    3.如 8.4伏最大电压,可以采用300K+100K电阻+5K电位器。ADC满量程输入电压大约2.2V。按比例换算成电池电压即可。3.3V/4096/(100/400)=0.003,即可实现3mV的电池电压测量分辨率。

    4

    我在使用中分压电阻一般用100K左右,加入那只电容可以降低ADCc采样时误差


    展开全文
  • STM32 ADC电路输入阻抗问题

    千次阅读 2020-09-10 13:56:26
    输入阻抗 : 指一个电路输入端的等效阻抗。在输入端上加上一个电压源U,测量输入端的电流I,则输入阻抗Rin就是U/I。你可以把输入端想象成一个电阻的两端,这个电阻的阻值,就是输入阻抗。 输出阻抗 : 含独立电源网络...

    相关概念

    输入阻抗 : 指一个电路输入端的等效阻抗。在输入端上加上一个电压源U,测量输入端的电流I,则输入阻抗Rin就是U/I。你可以把输入端想象成一个电阻的两端,这个电阻的阻值,就是输入阻抗。

    输出阻抗 : 含独立电源网络输出端口的等效电压源(戴维南等效电路)或等效电流源(诺顿等效电路)的内阻抗。其值等于独立电源置零时,从输出端口视入的输入阻抗。阻抗越小,驱动更大负载的能力就越高.

    输入输出阻抗计算 : 参考https://www.cnblogs.com/igalaxy/p/13243350.html

    SAR型(逐次逼近型)ADC :
    在这里插入图片描述

    STM32 ADC:

    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    选择不同Ts,输入阻抗不同. 取Ts = 41.5, 则输入阻抗最大为60K.
    ADC输入电路设计如下:

    1. 一级放大, 二级跟随.
      电路输出阻抗接近0
      输入阻抗 = R1 + R3 = 2K
      在这里插入图片描述
    2. 一级放大, 无跟随
      在这里插入图片描述
      输入阻抗 = 2K
      输出阻抗 = 0
    展开全文
  • 上位机通过串口来控制C8051F023内部ADC、DAC,本程序主要为一个测试系统的数据采集和外部控制,数据处理主要为通过上机位来进行。
  • 此内容来自于ADS1246 datasheet 觉得非常有用,所以翻译过来 区分模拟信号和数字信号。在布线区域,把数据和...最后一步,两个地必须在ADC处连接在一起。 信号层的无用区域用地填充。 担供一个良好的地线回...

    此内容来自于ADS1246 datasheet 觉得非常有用,所以翻译过来

     

    • 区分模拟信号和数字信号。在布线区域,把数据和模拟分成两个区域,数字信号要远离模拟信号,这个可以避免数字信号噪声耦合到模拟信号。
    • 地可以分成数字地和模拟地,但并不是必须的。数字信号布线经过数字地,模拟信号给过模拟地。最后一步,两个地必须在ADC处连接在一起。
    • 信号层的无用区域用地填充。
    • 担供一个良好的地线回路。信号返回电流会沿着阻抗最小的路径。如果地平面割断或者有其它的路径,这会阻断信号线电路,将会寻找另一个路径返回到源结束这个回路。如果被迫进入一个很长的路径,将增加信号辐射的机会。敏感信号易电磁干扰。
    • 在供电脚使用旁路电容以减小高频噪声。旁路电路不要使用过孔来连接,要和器件放在同个平面上。
    • 考虑走线的阻抗和感抗,输入线路的阻抗经常会和输入偏移相互作用,产生额外的错误电压。

    转载于:https://www.cnblogs.com/jackweibe/p/5437514.html

    展开全文
  • ADC外围电路的设计

    2020-08-11 08:45:19
    在使用ADC芯片时,由于ADC的型号多样化,其性能各有局限性,所以为了使ADC能够适应现场需要以及满足后继电路的要求,必需对ADC的外围电路进行设计。ADC外围电路的设计通常包括模拟电路、数字电路和电源电路的设计。
  • 电路使用超低功耗、18位1 MSPS ADC AD7982 ,由低功耗全差分放大器ADA4940-1来驱动。低噪声精密5.0V基准电压源 ADR395用于提供该ADC所需的5V电源。图1所示的所有IC均采用3 mm × 3 mm LFCSP或3 mm × 5 mm MSOP小型...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 16,803
精华内容 6,721
关键字:

adc电路