精华内容
下载资源
问答
  • IC芯片制造过程简介

    千次阅读 2018-11-08 15:18:52
    在开始前,我们要先认识 IC 芯片是什么。IC,全名积体电路(Integrated Circuit),由它的命名可知它是将设计好的电路,以堆叠的方式组合起来。藉由这个方法,我们可以减少连接电路时所需耗费的面积。下图为 IC 电路...

    转:http://news.hexun.com/2018-04-22/192880330.html

    注:台湾话

    在开始前,我们要先认识 IC 芯片是什么。IC,全名积体电路(Integrated Circuit),由它的命名可知它是将设计好的电路,以堆叠的方式组合起来。藉由这个方法,我们可以减少连接电路时所需耗费的面积。下图为 IC 电路的 3D 图?????从图中可以看出它的结构就像房子的樑和柱,一层一层堆叠,这也就是为何会将 IC 制造比拟成盖房子。

    从上图中 IC 芯片的 3D 剖面图来看,底部深蓝色的部分就是晶圆,从这张图可以更明确的知道,晶圆基板在芯片中扮演的角色是何等重要。至于红色以及土黄色的部分,则是于 IC 制作时要完成的地方。

    知道 IC 的构造后,接下来要介绍该如何制作。试想一下,如果要以油漆喷罐做精细作图时,我们需先割出图形的遮盖板,盖在纸上。接着再将油漆均匀地喷在纸上,待油漆乾后,再将遮板拿开。不断的重复这个步骤后,便可完成整齐且复杂的图形。制造 IC 就是以类似的方式,藉由遮盖的方式一层一层的堆叠起来。

    金属溅镀:将欲使用的金属材料均匀洒在晶圆片上,形成一薄膜。

    涂布光阻:先将光阻材料放在晶圆片上,透过光罩(光罩原理留待下次说明),将光束打在不要的部分上,破坏光阻材料结构。接着,再以化学药剂将被破坏的材料洗去。

    蚀刻技术:将没有受光阻保护的硅晶圆,以离子束蚀刻。

    光阻去除:使用去光阻液皆剩下的光阻溶解掉,如此便完成一次流程。

    最后便会在一整片晶圆上完成很多 IC 芯片,接下来只要将完成的方形 IC 芯片剪下,便可送到封装厂做封装(DIP、BGA)。

     

    14纳米芯片概念,纳米制程是指在芯片中,线???最小可以做到 14 纳米的尺寸,下图为传统电晶体的长相,以此作为例子。缩小电晶体的最主要目的就是为了要减少耗电量,然而要缩小哪个部分才能达到这个目的?左下图中的 L 就是我们期望缩小的部分。藉由缩小闸极长度,电流可以用更短的路径从 Drain 端到 Source 端(有兴趣的话可以利用 Google 以 MOSFET 搜寻,会有更详细的解释)。

    不过,制程并不能无限制的缩小,当我们将电晶体缩小到 20 纳米左右时,就会遇到量子物理中的问题,让电晶体有漏电的现象,抵销缩小 L 时获得的效益。作为改善方式,就是导入 FinFET(Tri-Gate)这个概念,如右上图。在 Intel 以前所做的解释中,可以知道藉由导入这个技术,能减少因物理现象所导致的漏电现象。

    更重要的是,藉由这个方法可以增加 Gate 端和下层的接触面积。在传统的做法中(左上图),接触面只有一个平面,但是采用 FinFET(Tri-Gate)这个技术后,接触面将变成立体,可以轻易的增加接触面积,这样就可以在保持一样的接触面积下让 Source-Drain 端变得更小,对缩小尺寸有相当大的帮助。  

     

    为什么会有人说各大厂进入 10 纳米制程将面临相当严峻的挑战,主因是 1 颗原子的大小大约为 0.1 纳米,在 10 纳米的情况下,一条线只有不到 100 颗原子,在制作上相当困难,而且只要有一个原子的缺陷,像是在制作过程中有原子掉出或是有杂质,就会产生不知名的现象,影响产品的良率。

    目前常见的封装有两种,一种黑色长得像蜈蚣的 DIP 封装,另一为购买盒装 CPU 时常见的 BGA 封装。

      首先要介绍的是双排直立式封装(Dual Inline Package;DIP),从下图可以看到采用此封装的 IC 芯片在双排接脚下,看起来会像条黑色蜈蚣,让人印象深刻,此封装法为最早采用的 IC 封装技术,具有成本低廉的优势,适合小型且不需接太多线的芯片。但是,因为大多采用的是塑料,散热效果较差,无法满足现行高速芯片的要求。因此使用此封装的大多是历久不衰的芯片,如下图中的电压放大器OP741及其冲模照片,或是对运作速度没那么要求且芯片较小、接孔较少的 IC 芯片。

    左图的 IC 芯片为 OP741,是常见的电压放大器。右图为它的剖面图,这个封装是以金线将芯片接到金属接脚(Leadframe)。(Source :左图 Wikipedia、右图 Wikipedia)

     

     

    球格阵列(Ball Grid Array,BGA)封装,和 DIP 相比封装体积较小,可轻易的放入体积较小的装置中。此外,因为接脚位在芯片下方,和 DIP 相比,可容纳更多的金属接脚。适合需要较多接点的芯片。然而,采用这种封装法成本较高且连接的方法较复杂,因此大多用在高单价的产品上。

    左图为采用 BGA 封装的芯片。右图为使用覆晶封装的 BGA 示意图。(Source: 左图 Wikipedia)

    然而,如果各个元件都独立封装,组合起来将耗费非常大的空间,因此目前有两种方法,可满足缩小体积的要求,分别为 SoC(System On Chip)以及 SiP(System In Packet)。

      在智慧型手机刚兴起时SoC 这个名词,就是将不同 IC整合在一颗芯片中。不单可以缩小体积,还可以缩小 IC 间的距离,提升芯片的计算速度。至于制作方法,便是在 IC 设计阶段时,将各个不同的 IC 放在一起,制作成一张光罩。

      然而信号干扰,像是通讯芯片的高频讯号可能会影响其他功能的 IC 等情形。

      此外,SoC 还需要获得其他厂商的 IP(intellectual property)授权,增加了 SoC 的设计成本。

      折衷方案,SiP 现身

      作为替代方案,SiP 跃上整合芯片的舞台。和 SoC 不同,它是购买各家的 IC,在最后一次封装这些 IC,如此便少了 IP 授权这一步,大幅减少设计成本。此外,因为它们是各自独立的 IC,彼此的干扰程度大幅下降??????举例:apple watch

    Apple Watch 采用 SiP 技术将整个电脑架构封装成一颗芯片,不单满足期望的效能还缩小体积,让手錶有更多的空间放电池。(Source:Apple 官网)

     

    【60FPS】 60帧的Intel芯片制作过程!!!_哔哩哔哩 (゜-゜)つロ 干杯~-bilibili  

    https://www.bilibili.com/video/av19382074/?spm_id_from=333.788.videocard.12

     

     

     

     

     

    显微镜下的集成电路,人类工艺的巅峰!_哔哩哔哩 (゜-゜)つロ 干杯~-bilibili  

    https://www.bilibili.com/video/av12652893/?spm_id_from=333.788.videocard.6

    级别:1微米(1000纳米)

    单片机 

    https://www.bilibili.com/video/av7515293/?spm_id_from=333.788.videocard.12

    显微镜下的CD光盘 [2000倍]

    https://www.bilibili.com/video/av34555351/?spm_id_from=333.788.videocard.4

    数量级:???

    电脑科技: 电脑CPU芯片放大14万倍后,内部构造复杂到不可思议!_哔哩哔哩 (゜-゜)つロ 干杯~-bilibili  https://www.bilibili.com/video/av22251521/?spm_id_from=333.788.videocard.2

     

    机械硬盘,不管多大,结构都差不多。

    《硬盘三连拆》第三章:昆腾大脚机械硬盘_哔哩哔哩 (゜-゜)つロ 干杯~-bilibili  https://www.bilibili.com/video/av55809051

     

    芯片的制程

    原文链接:https://blog.csdn.net/chauncey_wu/article/details/81352706

    此文以MOS管为例。

    1 CMOS管的基本构造

    N沟道增强型MOS管的结构示意见上图。它是在P型衬底上,用扩散法制作两个高掺杂度的N区。然后在P型硅表面生长一层很薄的二氧化硅绝缘层,并在二氧化硅表面及两个N型区各安置一个电极,形成栅极g,源级s和漏级d。

    2 晶体管栅极g是什么作用?

    晶体管栅极是晶体管的控制端。晶体管(这里只考虑MOSFET,不考虑BJT啥的)有四个电极:栅、源、漏、衬底。其中衬底电压一般是固定的,也不会有电流流入,可以忽略。栅极是控制极,栅极和源极之间的的电压差,控制了漏极和源极之间的电流大小。(就是个跨导啦)简单地说栅极就是一个开关,当Vgs为高时导通(简称高导)。

    3  xx制程的含义

    晶体管结构中,电流从Source(源极)流入Drain(漏级),Gate(栅极)相当于闸门,主要负责控制两端源极和漏级的通断。电流会损耗,而栅极的宽度则决定了电流通过时的损耗,表现出来就是手机常见的发热和功耗,宽度越窄,功耗越低。而栅极的最小宽度(栅长),就是XX nm工艺中的数值。对于芯片制造商而言,主要就要不断升级技术,力求栅极宽度越窄越好。不过当宽度逼近20nm时,栅极对电流控制能力急剧下降,会出现“电流泄露”问题。为了在CPU上集成更多的晶体管,二氧化硅绝缘层会变得更薄,容易导致电流泄漏。一方面,电流泄露将直接增加芯片的功耗,为晶体管带来额外的发热量;另一方面,电流泄露导致电路错误,信号模糊。为了解决信号模糊问题,芯片又不得不提高核心电压,功耗增加,陷入死循环。因而,漏电率如果不能降低,CPU整体性能和功耗控制将十分不理想。
     

     

     

    【转】160亿晶体管!苹果首款Mac处理器M1

    ROB(reorder buffer)630项,比Intel的大一倍多。通俗一点来说ROB大小就是指令窗口大小,CPU可以从630条指令里面找出能乱序执行的指令去发射,这极大地提高了指令的并行度。
    现在CPU架构设计越来越简单粗暴了,全靠工艺来堆,架构设计师就拼命堆晶体管就行了。
    苹果完全延续了Intel 酷睿以来的设计思路:更大的Cache、更大的数据位宽、更大的指令窗口,就能带来更高的性能。而这一切,跟你的设计能力无关,只要晶体管够多、够快、够低功耗。
    也不能说完全跟设计能力无关,如果分支预测器准确率上不去,再大的指令窗口也白搭。这至少说明苹果的分支预测器是过硬的。

    2020.11苹果推出了搭载了苹果自研Arm桌面处理器的全新的MacBook系列。
    得益于公司在硬件和软件之间的垂直集成,这是一个巨大的变化,只有苹果公司才能如此迅速地迎来变革。上一次苹果公司在2006年放弃了IBM的PowerPC ISA和处理器,转而支持英特尔x86设计。今天,英特尔已经放弃了基于ARM ISA构建的公司自己的内部处理器和CPU微体系结构。如今,英特尔被抛弃,转而采用建立在ARM ISA的基础上的该公司自己的内部处理器和CPU微架构。
    新处理器称为Apple M1,这是该公司针对Mac的第一个SoC设计。它具有四个高性能大核,四个高效能的小核和一个8-GPU内核GPU。在新的5nm工艺节点上集成了160亿个晶体管。苹果公司正在为此新系列处理器启动新的SoC命名方案,但至少在纸面上看起来确实像A14X。


    Apple M1 SoC:适用于Mac的A14X
    新款Apple M1确实是Apple进行新的重大旅程的开始。在苹果公司的演示中,该公司并没有透露太多设计细节,但是有一张PPT告诉了我们很多有关芯片的封装和设计的信息:

    这种将DRAM嵌入到有机封装中的封装风格对于新的M1芯片来说并不新鲜,因为我们已经在A12X上看到了这样的设计。之所以没有采用更通用的智能手机POP封装,是因为这些芯片在设计时考虑了更高的TDP,并确保在新设计中可以更有效散热。
    这很可能意味着,我们还将在新芯片上看到一个128位的DRAM总线,与上一代A-X芯片的总线非常相似。
    在苹果提供的PPT上,看到了实际裸片(die)的照片。它与苹果描述的芯片特性完全吻合,看起来就像一张真实的裸片照片。我们划分了各个主要的功能块:

    可以在左侧看到M1的四个新的高性能Firestorm CPU内核。可以看到采用了大量的缓存,因为而在A14仍仅具有8MB的L2缓存。这里的新缓存看起来可以分成3个更大的块,这对于考虑到Apple在此新配置中从8MB过渡到12MB来说是有道理的,毕竟这是由4核而不是2核。
    4个Icestorm高效能核心位于SoC的中心,我们发现SoC的系统级缓存在所有IP块之间共享。
    8核GPU占用了大量的裸片空间,位于该裸片的上部。
    M1最有趣的地方是它与Intel和AMD的其他CPU设计相比。苹果公司提到M1是真正的SoC,上述所有模块仅覆盖整个芯片的一部分,其他部分集成了大量的辅助IP。其中包括以前Mac笔记本电脑中几个分立芯片的功能。
    苹果声称新的CPU内核是世界上最快的。在我们深入探讨Firestorm内核的微体系结构以及为您提供Apple A14 SoC的性能数据时,这将是今天文章的重点。
    我们期望M1内核比我们今天将要展示的A14更快,因此苹果声称拥有世界上最快的CPU内核的说法似乎是非常合理的。
    整个SoC集成了庞大的160亿个晶体管,比最新iPhone中的A14高35%。如果苹果公司将两块芯片之间的晶体管密度保持在相似水平,那么我们应该算出的芯片尺寸约为120平方毫米,这比Macbooks内部的上一代英特尔芯片要小得多。

    苹果的巨型CPU微体系结构
    那么苹果打算如何在这个市场上与AMD和Intel竞争呢?过去几年来一直在关注苹果在硅技术方面的努力的读者一定不会惊讶地看到苹果在活动中宣称的性能。
    秘密之处在于苹果公司内部的CPU微体系结构。苹果进入定制CPU微体系结构的漫长旅程始于2012年在iPhone 5中发布的Apple A6。甚至早在第一代“ Swift”设计时,与移动竞争对手相比,该公司就已经取得了令人印象深刻的性能数据。
    然而真正让业界震惊的是苹果随后在2013年的苹果A7 SoC和iPhone 5S中发布的CycloneCPU微架构。苹果很早就采用了64位Armv8 ISA,这让所有人都感到震惊,因为该公司是业界第一个实现新指令集架构的公司,但他们甚至比Arm自己的CPU团队快了一年多的时间,因为Cortex-A57(Arm自己的64位微架构设计)要到2014年年底才能见到曙光。

    苹果公司将其“ Cyclone”设计称为“桌面级架构”,在事后看来,它可能应该明显地指向公司的发展方向。在随后的几代人中,苹果公司以惊人的速度发展了他们的定制CPU微体系结构,每一代人都获得了巨大的性能提升。
    今年的A14芯片包括了苹果64位微架构家族中的第8代产品,而这个家族曾以A7和Cyclone设计为开端。这些年来,苹果的设计节奏似乎已经稳定下来,从A7芯片组开始,围绕着主要的两代微架构更新,A9、A11、A13都展现了其设计复杂度和微架构宽度和深度的大幅提升。
    鉴于苹果公司并没有披露任何细节,苹果的CPU仍然几乎是一个黑箱设计,唯一公开的关于此事的资源可以追溯到A7 Cyclone时代的LLVM补丁,这些补丁与今天的设计已经非常不相关。虽然我们没有官方的手段和信息来了解苹果CPU的工作原理,但这并不意味着我们无法弄清楚某些方面的设计。通过我们自己的内部测试以及第三方微基准(特别感谢@Veedrac的microarchitecturometer测试套件),我们却可以揭开苹果设计的一些细节。以下披露的内容是基于测试iPhone 12 Pro内部最新的苹果A14 SoC的行为而估算出来的。

    苹果的Firestorm CPU核心:更大更宽
    苹果最新一代A14内部的大核心CPU设计代号为“Firestorm”,延续了去年苹果A13内部的“Lightning”微架构。今天讨论的核心是新的Firestorm核心和它多年来不断改进的血统,这也是苹果如何从英特尔x86设计大幅跳跃到他们自己内部的SoC的关键部分。

    上图是苹果最新的大核设计的估计功能布局--这里所代表的是我们在确定新设计功能方面的最大努力尝试,但肯定不是对苹果设计的所有功能的详尽钻研--所以自然可能存在一些不准确的地方。
    真正将苹果Firestorm CPU核心与业界其他设计区分开来的,只是微架构的宽度。苹果的Firestorm拥有8个宽度的解码块,是目前业界最宽的商业化设计。IBM即将在POWER10中推出的P10内核是唯一一个有望在市场上发布的具有如此宽解码器设计的官方设计,此前三星取消了自家的M6核心,而M6核心也被称为采用相同宽度的设计。
    当代的其他设计,如AMD的Zen(1到3)和Intel的μarch的,x86的CPU如今仍然只采用4宽的解码器设计,由于ISA固有的指令长度可变的特性,相比ARM ISA的固定长度指令,设计能够处理架构方面的解码器更加困难,因此目前似乎还限制了它的宽度。在ARM方面,三星的设计从M3开始一直是6宽,而Arm自己的Cortex内核每一代都在稳步变宽,目前现有的硅片中是4宽,预计在即将到来的Cortex-X1内核中会增加到5宽设计。
    苹果最近的设计中,有一个我们从未真正能够具体回答的问题是,苹果的乱序执行能力有多强。Firestorm的ROB在630指令范围内,这是去年A13闪电核心的升级,它在560指令范围内测量。目前还不清楚这是否与其他架构中的传统ROB相同,但测试至少暴露了与ROB相关的微架构限制,并暴露了行业中其他设计的正确数据。乱序窗口是指当内核试图获取并执行每条指令的依赖关系时,内核可以“停放”的、等待执行的指令数量。

    对于苹果的新核心来说,+-630深的ROB是一个极其巨大的乱序窗口,因为它远远超过了业界的任何其他设计。英特尔的Sunny Cove和Willow Cove核心以352条ROB结构成为目前 "深度 "第二高的OOO设计,而AMD最新的Zen3核心则以256条,最近的Arm设计如Cortex-X1则采用224条结构。
    究竟苹果是如何以及为什么能够实现与业界其他所有设计者相比如此严重不成比例的设计,目前还不完全清楚,但这似乎是苹果实现高ILP(指令级并行)的设计理念和方法的一个重要特征。

    移动处理器性能对比
    在我们深入探讨x86与AppleSilicon的争论之前,不妨先详细了解一下A14 Firestorm核心在A13 Lightning核心的基础上有怎样的改进,并详细介绍一下新芯片5nm工艺节点的功耗和能效提升。
    在这里的对比中,工艺节点其实是相当的悬殊,因为A14是市场上第一款5nm芯片组,紧随其后的是华为Mate 40系列的麒麟9000。我们正好有两款设备和芯片在内部进行测试,对比麒麟9000(N5上的Cortex-A773.13GHz)与骁龙865+(N7P上的Cortex-A773.09GHz),我们可以一定程度上推断出工艺节点在功耗和效率上的影响有多大,将这些改进转化为A13与A14的对比。

    从SPECint2006开始,除了456.hmmer的巨大进步外,我们并没有看到A14的成绩有什么非常异常的地方。其实,这并不是因为微架构的跳跃,而是由于Xcode12中新的LLVM版本的新优化。这里看来,编译器采用了类似于GCC8上的循环优化。A13的得分实际上已经从47.79提高到64.87,但我还没有在整个套件上运行新的数据。
    对于其余的工作负载,A14通常看起来像是A13相对线性的演进,这说明时钟频率从2.66GHz增长到3GHz。该套件的总体IPC增益约为5%,虽然比通常的时钟速度提高得大,但比Apple的前几代要少一些。
    新芯片的功耗实际上是一致的,有时甚至比A13更好,这意味着即使在最高性能点,这一代的工作负载能效也得到了显着改善。
    与Android和Cortex核心的SoC相比,性能似乎更偏向于苹果。最突出的一点是具有内存密集型,稀疏内存特征的工作负载,例如429.mcf和471.omnetpp,尽管所有芯片都在运行类似的移动级LPDDR4X/LPDDR5,但Apple设计的性能却要高出两倍以上。在我们的微架构调查中,我们看到了苹果设计中“memorymagic”的迹象,我们可能认为他们使用了某种指针追逐预抓取机制。

    在SPECfp中,A14比A13的增幅比线性时钟频率的增幅要高一些,因为我们在这里测量的是10-11%的整体IPC提升。考虑到该设计多了第四条FP/SIMD流水线,这并不太令人意外,而与A13相比,该核心的整数方面相对没有变化。

    在整体的移动对比中,我们可以看到,新的A14在性能提升方面比A13取得了强劲的进步。与竞争对手相比,苹果已经遥遥领先--我们必须等待明年的Cortex-X1设备才能看到差距再次缩小。

    这里还需要注意的是,苹果在取得这些成绩的同时,还保持了新芯片的功耗持平,甚至降低了功耗,尤其是降低了相同工作负载的能耗。
    从麒麟9000与骁龙865+的对比来看,我们看到在性能相对相似的情况下,功耗降低了10%。两款芯片使用的是相同的CPU IP,只是在工艺节点和实现方式上有所不同。看来苹果这里的A14能够取得更好的数据,不仅仅是工艺节点的提升,鉴于它也是全新的微架
    还有一个值得注意的是A14的小效率核心的对比数据。这一代我们看到这些新核心在微架构上有很大的提升,相比去年的A13效率核心,现在的性能提升了35%--同时进一步降低了能耗。我不知道这些小核心在苹果的 Apple Silicon Mac设计上会有怎样的表现,但相比于其他Arm设计,它们的性能肯定还是很强的,而且效率极高。

    与x86对比:轻松击败英特尔i7处理器
    迄今为止,我们对Apple芯片组的性能比较一直是在iPhone评测的背景下进行的。
    我们目前还没有苹果硅设备,很可能再过几周才能拿到手,但我们有A14,并预计新的Mac芯片将强烈基于我们看到的iPhone设计中采用的微架构。当然,我们仍然在比较手机芯片与高端笔记本电脑甚至高端台式机芯片。
    这张图上A14的性能数据比较让人难以置信。如果我在公布这些数据的同时隐藏了A14的标签,人们会猜测这些数据点来自于AMD或Intel的其他x86 SKU。事实上,A14目前能与目前市场上x86厂商最优秀的顶级性能设计相抗衡,实在是一个惊人的壮举。
    再来看看详细的成绩,再次让我们惊讶的是,A14不仅能跟上,而且在429.mcf和471.omnetpp等对内存延迟敏感的工作负载上,A14居然比这两个竞争对手都要强,尽管它们要么拥有相同的内存(i7-1185G7,LPDDR4X-4266),要么拥有桌面级内存(5950X,DDR-3200)。
    同样,不考虑A14的456.hmmer分数优势,那主要是由于编译器差异造成的,减去33%,对比数据更贴切。
    即使在SPECfp中,内存负担更多的工作量甚至占主导地位,A14不仅跟得上,而且通常比Intel CPU设计更胜一筹。如果没有最新发布的Zen3设计,AMD也比不过A14。
    在总体SPEC2006图表中,A14表现绝对出色,在绝对性能上领先,只是低于AMD最近的Ryzen5000系列。
    事实上,苹果能够在一个包括SoC、DRAM和电源管理在内的设备总功耗为5W的情况下实现这一点,这绝对是令人震惊的。
    对于GeekBench等比较常见的基准套件有很多批评,但坦率地说,我发现这些担心或争论是很没有根据的。SPEC中的工作负载和GB5中的工作负载唯一的事实区别是,后者的异常值测试较少,而这些测试都是重内存的,也就是说它更多的是CPU基准,而SPEC则更倾向于CPU+DRAM。
    苹果公司在两种工作负载中均表现出色,这证明它们具有极其平衡的微体系结构,并且将能够在性能方面扩展至“桌面工作负载”而不会出现太大问题。

    不要忘了GPU
    今天我们主要介绍了CPU方面的内容。然而,我们不应该忘记GPU,因为新的M1代表着苹果首次将他们的定制设计引入Mac领域。
    我们知道的是,在移动领域,苹果在性能和能效方面是绝对领先的。上一次我们测试A12Z的时候,该设计就足以与集成显卡设计相抗衡。但从那以后,我们看到AMD和英特尔都有了更显著的提升。

    性能将保持领先?
    苹果声称M1是世界上最快的CPU。鉴于我们在A14上获得的数据,击败了英特尔的设计,并且仅落后于AMD最新的Zen3芯片-更高的主频超过3GHz的Firestorm,更大的L2缓存和释放的TDP,我们可以肯定地说,只有苹果M1才能实现这一要求。
    英特尔已陷入停滞,并失去了今天的主要客户。AMD最近展示了许多进步,但是要赶上Apple的能效将非常困难。如果Apple的性能轨迹以这种速度继续下去,则x86的性能王冠将永远无法夺回。

     

     

     

     

     

     

    参考文献

    1、模电,Paul R. Gray - Analysis and Design of Analog Integrated Circuits, 5th edition (2009, John Wiley & Sons Inc)

    2、模电,Allen P.E., Holberg D.R. - CMOS Analog Circuit Design

    3、https://mp.weixin.qq.com/s/4pM6kaTojr-x97jczRsGHA

    4、【转载】芯片级拆解51、AVR、MSP430、凌阳61、PIC,5种单片机,多张显微照片 - 编程浪子_ - 博客园  https://www.cnblogs.com/zyqgold/p/3296277.html

    5、《计算机体系结构—量化研究方法(第5版)》

    6、芯片制造22nm制程是什么含义 - Chauncey_wu的博客 - CSDN博客  https://blog.csdn.net/chauncey_wu/article/details/81352706

    7、160亿晶体管!苹果首款Mac处理器之我见  https://m.newsmth.net/article/CSArch/62535

    展开全文
  • 为使大众更了解LED的制作程序,以下将针对氮化镓系列LED作详细的介绍。
  • 若要构建一台电脑,你还得设计和制造出微小的处理器来,这些处理器必须能快速运算隐藏在数字行为背后海量的离散计算步骤,其运算速度要达到每秒30亿次。 其实归根结底,你还是需要去美国应用材料公司(Applied ...

    原文转自:http://www.systhinker.com/html/85/n-21185.html

    1_201010261320031xx0R.jpg

    如果你想写份邮件,检索一下网页的数据库,传输一段720p的小猫视频,或以60帧每秒的速度再现爆炸场面,首先必须得有台电脑。

    若要构建一台电脑,你还得设计和制造出微小的处理器来,这些处理器必须能快速运算隐藏在数字行为背后海量的离散计算步骤,其运算速度要达到每秒30亿次。

    其实归根结底,你还是需要去美国应用材料公司(Applied Materials)购置一套芯片加工设备,应用材料公司是半导体工业设备的主要供应商之一。

    应用材料公司的机器会对硅晶圆(如下图所展示的英特尔硅晶圆)进行一系列的处理:绝对真空,化学腐蚀,高能等离子体撞击和强烈的紫外线辐射等等,经过数百道分散的加工步骤以后,硅晶圆才会被打磨成CPU、存储芯片和图形处理器。

    这些加工过程对人体的危害很大,因此大多数工作都在密封室中进行,机械手臂会把晶圆从一个加工区移到另一个加工区。机器本身也是被置于洁净室中,洁净室中的净化空气(以及全身裹得严严实实的员工)使空气污染降至最低。要知道,你头发上的一粒灰尘就足以将一块价值500美元的CPU变成废品,因此这些高科技公司都非常希望能将这种损失降到最低。

    《连线》最近探访了应用材料公司位于加州圣克拉拉(Santa Clara)的梅登技术中心(Maydan Technology Center),这是一家最先进的无尘中心,应用材料公司专门在此开发和测试其加工机器。

    3600平方米的超净工作区和一块足球场差不多大,被分割成三个大区,每块区域中都塞满了应用材料公司价值数百万的机器,机器旁边摆满了管道、管线、配件、装满腐蚀化学品的储罐、工具箱和架起的巨大硅晶圆。进入工作区以前,你必须穿上特制的工作服,戴上面罩和护目镜,双层手套和鞋套。甚至连记者用来记录的笔记本也不准带进去,公司的工作人员给我们每人发了一本洁净室专用的笔记本和钢笔,都是包在收缩膜中经过特殊净化过的。

    这里并不是制造工厂,洁净室只是用来模拟机器的生产环境,在新工艺和工序投入实际生产线之前对其进行彻底检验。因此,它等同于为我们提供了一次极为难得的机会,去一睹尖端半导体的生产过程。

    1_201010261320271awt7.jpg

    图片来源:Intel

    光掩膜(Photomask)

    1_201010261320401z3k0.jpg

    芯片制造的核心工艺是光刻技术(lithography),它类似于丝网印刷,后者是将油墨通过丝模压到棉质T恤上,而光刻技术是利用透过玻璃光掩膜的紫外线辐射到包裹着光阻剂(photoresist)的硅衬底上。

    紫外线的照射会化学性弱化光阻剂,并在硅衬底的表面留下图案。晶圆再经过化学浸浴,利用腐蚀剂去蚀刻暴露出来的硅基质,同时那些覆盖有光阻剂的区域依然完好无损。

    去除光阻剂以后,其他机器会在蚀刻痕迹中填入各种各样的材料,如铜或铝,它们是构成处理器的组件之一。

    上图显示的即为一块光掩膜,它上面印的图案会被印到晶圆上。

    沉积,蚀刻,再重复

    1_201010261320591o89m.jpg

    晶圆被送到制造区以后还需要进行250道不同工序的加工,这些工序包括不同材料的膜沉积,和将沉积膜蚀刻成晶体管和铜线的形式。

    上图中的右图是一台应用材料公司生产的Endura机械系统。Endura平台是一种模块化的可配置系统,用来在晶圆上沉积金属和金属合金。用用材料公司的工作人员告诉我们,过去20年所出产的每块芯片都用到了Endura平台。

    左图是一套Applied Tetra III高级掩膜蚀刻系统,如果掩膜板制造商要开发和生产45纳米的掩膜,就必须得使用这套设备。

    应用材料公司现在正在致力于开发和测试新型的制造设备,因此他们在相关研究上投入了巨额资金。2009年,公司在研发上的支出为9.34亿美元,占其销售收入的20%。

    目前最先进的芯片制造工艺为30纳米,这意味着芯片元件的平均尺寸为300亿分之一米。

    芯片制造商们现在致力于制造更小的22纳米芯片。

    某些芯片元件的深度比其宽度要大得多——某些时候,深度与宽度之比达到了60比1,这种要求增加了加工的难度,它意味着蚀刻系统必须以极高的精度在硅晶圆上制造出极深极狭窄的纳米级沟道来。

    光刻室沐浴在黄色的灯光中,以避免对光掩膜中使用的紫外线造成干扰。

    1_201010261321131o5Pd.jpg

    极度真空

    1_201010261321321Vllz.jpg

    上图中,一位技术员正在Endura系统的触摸屏界面上进行操作。

    右边是一台大型的镀银泵,用于在机器内部创造真空——其真空度会低至10的负12次方个大气压(相比之下,地球上方200公里处,即航天飞机所在位置的真空度才达到10的负10次方个大气压)。

    无金属过程

    1_2010102613214716lKd.jpg

    图中这台Centura机器右侧的银色金属装置是一台分批装载机,用来给堆积的晶圆迅速减压,再把它们送入机器进行加工。

    绿色的“非金属添加工具(metal free tool)”标志意味着硅晶圆必须得经过这台机器的处理以后,才能去添加铜质电路。铜是一种污染物,会对非金属加工过程造成混乱,因此用于添加铜质电路的机器需要被仔细的隔离。

    前开式标准晶圆盒(FOUP)

    1_20101026132208173fQ.jpg

    过去几十年,随着晶圆尺寸的不断增加,芯片制造商们可以利用单片晶圆上制造出更多的芯片。2000年,半导体工业的晶圆标准被定为300毫米。

    为了简化运输和尽可能降低被污染的风险,芯片制造商利用“前开式标准晶圆盒”即所谓的FOUP来搬运晶圆。每个无尘超净的晶圆盒中可放置25块硅晶圆。

    FOUP可以对接在大多数应用材料机器系统的前端,机器可以将晶圆一片片的吸进去,自动进行加工。

    自动操作和存储

    1_201010261322221SnW8.jpg

    装满硅晶圆的FOUP重量可达9公斤,因此自动化操作就成了洁净室设计的一项重要内容。

    应用材料公司的洁净室利用高架的机械单轨来搬用FOUP。在上图中的密封室中贮存着700个FOUP(共有17500块晶圆),需要使用时,机械手臂会将晶圆盒从架子的任意一端移出,放到高架的单轨(图中未显示)上,由单轨输送至目的地。

    另有2800个FOUP被存储在主洁净室的下方。

    现代洁净室中的所有机器都是用来制造300毫米硅晶圆的。下一代的芯片将利用450毫米的硅晶圆进行生产,面积的扩大将会产生更多的规模效益,但同时也意味着芯片制造公司需要对所有的机器设备进行调整,因此很多公司不愿接受新标准也在情理之中。

    应用材料、因特尔、AMD和其他相关公司正在进行旷日持久的谈判磋商,一旦协商成功,这种转变将不可避免。

    精密制造业

    1_201010261322441FuZs.jpg

    电脑芯片只有指甲盖般大小,却包含了数以百万计的晶体管,而将这些晶体管连接到其他工作单元、主板和电脑其他部分的线路更是不计其数。

    它们都集中在一块直径为30厘米的圆形硅晶圆上,每一块这样的晶圆可以被做成200块各自独立且完全相同的处理器。

    虽然洁净室异常干净,但污染还是避免不了,制造工人需要对每一块处理器进行测试,确保包含在其中的5亿个元件不会出现工艺缺陷,这些元件的尺寸只有30至45纳米。

    所以说,这些形态各异的机器每台都价值上千万美元(其实大多数都在几百万左右)也不足为奇了。一家成熟的芯片生产企业通常拥有上百台这样的机器,总价值将近几十亿美元。

    然而,如此巨额的费用在那些财大气粗的企业看来不过尔尔。2009年,全世界半导体产业的销售额为2263亿美元,像因特尔这样的行业巨头一直跻身于世界上最赚钱的企业行列。

    片刻休憩

    1_201010261323021SLsF.jpg

    在洁净室中全副武装的工程师和技术人员负责设置和监视机器内部的加工过程。但是机器一旦开动,基本上是全自动化的,除非需要进行人工检修。undefined

    光是穿上或脱下这一套多层的防护服就花费了我们十分钟的时间,一般有经验的工人几分钟就搞定了。而在洁净室中,更是麻烦不断,一般人只能在里面呆一会儿。undefined

    当机器在运行的时候,洁净室中的工作人员会利用笔记本干点别的,如分析数据、写报告和收发邮件什么的。undefined

    其实他们电脑中所用的芯片当初也是从这样的车间被打磨出来的。

    展开全文
  • 芯片制造过程技术资料
  • 芯片制造过程.rar
  • 芯片制造流程

    2019-12-31 17:23:40
    一枚小小的芯片从设计之初到诞生会涉及到芯片设计、芯片生产、芯片封装和测试等多个产业链,可以说每一个环节都是一个国家综合国力的体现。... 接下来我就以盖房子对比芯片制造过程 盖房子 芯片制造 ...

           一枚小小的芯片从设计之初到诞生会涉及到芯片设计、芯片生产、芯片封装和测试等多个产业链,可以说每一个环节都是一个国家综合国力的体现。

       接下来我就以盖房子对比芯片制造过程

                                                盖房子                                                 芯片制造
                                           开发商拿地                                                芯片需求
                                                规划设计                                                  芯片设计
                                              施工建设                                                  芯片生产
                                                装修                                                 芯片封装
                                                 验收                                                测试验收

        首先我们来看盖房子,并不是每个开发商都有能力全部流程都自己搞定的,他会去找设计院做设计规划,找施工队搬砖,找装修公司做装修,找第三方机构做验收。当然不排除一些大的开发商有能力(主要是要有钱)自己完成全部工作,其实大部分也是自己的子公司。

        接下来我们开看芯片制造,同样的芯片制造也是只有少数几家大公司能够能够集全部芯片制造产业链于一身(IDM)。芯片厂商首先提出需求,由芯片设计公司(Fabless)根据需求对芯片进行设计,设计完成后交由芯片生产公司(Foundry)进行生产,然后进行芯片封装,最后测试验收。

        细心的同学们已经注意到,我上面提到的IDM、Fabless和Foundry,这其实是三种芯片制造的运作模式,下面我将对着几种模式一一道来。

       少数几家大公司能够能够集全部芯片制造产业链于一身,如三星、TI等,我们称这种运作模式为IDM(Integrated Device Manufacture),早期多数集成电路企业采用的模式,这种模式的优势是设计、制造等环节协同优化,有助于充分发掘技术潜力,能有条件率先实验并推行新的半导体技术,IDM的劣势也很明显,公司规模庞大,管理成本较高,运营费用较高,资本回报率偏低。目前仅有极少数大企业能够维持。相当于龙头房企万科、恒大等。

        除了IDM模式,目前大部分芯片制造是由芯片设计公司主导的,相当于是盖房子找设计院做规划设计,但是这些设计公司并不具备芯片生产的能力,所以芯片设计完成后要将生产测试等环节交由代工厂进行生产,这种无工厂芯片供应商的模式称为Fabless模式,直译过来就是无晶圆,因为芯片的生产的主要原材料是硅晶圆,Fabless芯片公司只负责芯片的电路设计与销售,将生产、测试、封装等环节外包,Fabless的优势是资产较轻,初始投资规模小,创业难度相对较小,企业运行费用较低,转型相对灵活;劣势是与IDM相比无法与工艺协同优化,因此难以完成指标严苛的设计,同时由于tapeout(流片)成本非常高,所以与代工厂相比需要承担各种市场风险。这类企业主要有:海思、联发科(MTK)、博通(Broadcom)。相当于各大设计院。

        最后提供芯片生产制造、封装或测试的其中一个环节的代工厂模式称为Foundry模式,他们不负责芯片设计,可以同时为多家设计公司提供服务。主要的优势是不承担由于市场调研不准、产品设计缺陷等决策风险;劣势是:投资规模较大,维持生产线正常运作费用较高;需要持续投入维持工艺水平,一旦落后追赶难度较大。这类企业主要有:台积电、中芯国际集SMIC、台湾联华电子UMC、格罗方德Global Foundry。相当于施工队高级技术工种。

        OK,对于芯片制造就了解到这里,当别人在说fabless的时候,你知道是做纯芯片设计的我的目的就达到了。

       芯片的设计过程可分为两个部分,分别为:前端设计(也称逻辑设计)和后端设计(也称物理设计),这两个部分并没有统一严格的界限,凡涉及到与工艺有关的设计可称为后端设计,根据标题我们可以知道本课程是关于芯片设计的所以其他的环节我们只做了解。

    展开全文
  • 芯片设计制造过程

    2021-05-13 15:26:27
    将一颗芯片从0到1,可以分为芯片设计和芯片制造两部分。芯片设计对应市场上一些fabless公司,这类公司只做芯片设计。而芯片制造对应的是foundary,比如国内的smic,TSMC,国外的Samsung,GlobalFoundary(GF),常说...

    芯片设计制造全过程

    将一颗芯片从0到1,可以分为芯片设计和芯片制造两部分。芯片设计对应市场上一些fabless公司,这类公司只做芯片设计。而芯片制造对应的是foundary,比如国内的smic,TSMC,国外的Samsung,GlobalFoundary(GF),常说的光刻机,N5,N7工艺相关。

    1.芯片设计
    芯片设计有主要分为四个过程:规格定义,系统设计,前端设计(coding),后端设计(物理设计)。

    1.1 规格定义
    在规格定义阶段,需要先明确芯片设计需求,应用场景,成本控制,相对应的功耗,性能等要求。

    1.2 系统设计
    在1.1的规格定义完成后,需要进行系统设计,以满足上述目标要求,使用不同的IP模块,如CPU,Ram,PLL,输入输出接口,需要具体落地成本,功耗,性能,安全性,鲁棒性,面积指标。

    1.3 前端设计
    根据1.2的系统设计,用硬件描述语言(HDL)进行编写,HDL分为verilog和vhdl,常用verilog和system verilog,编写过程需要考虑硬件语言和软件编程的1区别,硬件语言的每一条指令都对应与实际芯片的DFF,Dlatcah(芯片中避免出现latch,如for,if语句,需要把条件罗列清楚),AND/OR/NOR gata。

    1.4 后端设计
    主要完成verilog文件,通过逻辑综合DC,时钟树综合CTS,可测性设计DFT,布局布线PR,可制造性设计DFM,最终得到GDSII文件,送至foundary代工。详细过程可以参见下一篇博文。
    数字芯片设计/工具全流程博文](https://blog.csdn.net/qq_38328278/article/details/116227789)

    2.芯片制造
    芯片设计就像图纸一样,把芯片大厦的房间,排水系统,电梯规划出来。具体实施交给foudary进行制造。

    2.1 晶圆制造
    从沙子(二氧化硅),通过高温,纯化,过滤等操作,可以得到由硅单质组成的硅锭(类似于圆柱形)。将硅锭切割成薄片,这就形成了所谓的晶圆(wafer)。

    2.2 晶体管制造(CMOS工艺)
    mosfet 和 finfet(栅端3面控制,类似于鱼鳍3D结构)
    将版图信息,加工到硅片上。主要分为光刻(制造掩模版),使用EUV double pattern技术光刻机制造TSMC 5nm制程,氧化成栅(晶体管的栅极),清洗,离子注入(N/P阱工艺的源端和漏端)。

    2.3 金属连线和通孔制造
    金属连线层数和工艺有很大关系,据我所知目前的TSMC 7nm工艺高达17层金属,不同层的金属粗细不同,影响IR Drop和EM,在后端设计布线时需要考虑走线问题如power net,clock net选用的金属层数,底层利用率高。通孔使用金属钨进行填充。

    2.4 芯片封装
    2.3将晶圆制造完毕,使用物理切割的方法,将裸片(die)从晶圆上切割下来。(这个过程在后端需要考虑一些填充隔离单元,起到保护芯片作用),使用各种先进封装手法,常见有面包板用芯片,手机贴片式芯片等等等。芯片封装也是一项非常重要的工作。

    至此一颗芯片就诞生了,此过程需要多方面设计人员,协同配合。前端设计,后端设计,EDA工具,foundary。我国芯片受制于人,一个是光刻机,一个是EDA工具,中华我辈当自强。

    展开全文
  • 芯片制造过程.ppt
  • 集成芯片制造过程

    2018-11-23 19:02:16
    集成芯片制造过程 前段时间中兴事件引来了网上的一片热议,我们先来看一下中兴事件的详细过程: 2018年4月16日晚,美国商务部发布公告称,美国政府在未来7年内禁止中兴通讯向美国企业购买敏感产品。 2018年4月19...
  • 详见视频介绍 带你了解光刻机以及芯片生产制造过程 CPU芯片制造过程 1.制造的第一步是设计电路图 2.下一步是生产晶片 芯片的基板是由沙子制成的,这个基板叫做“硅晶圆”。 在制造晶圆的过程中,要将硅提纯并...
  • 芯片制作完整过程大致包括:芯片设计、晶片制作、封装制作、成本测试等几个大环节,其中晶片制作过程尤为的复杂。下面图示让我们共同来了解一下晶片制作的过程。1从沙子到硅片前一篇文章《沙子如何变...
  • [转] 芯片制造过程

    千次阅读 2013-03-31 18:12:54
    芯片制造过程可概分为晶圆处理工序(Wafer Fabrication)、晶圆针测工序(Wafer Probe)、构装工序(Packaging)、测试工序(Initial Test and Final Test)等几个步骤。其中晶圆处理工序和晶圆针测工序为前...
  • 2019年已经到来,随着去年中兴、华为事件的影响,国家必定会让国内半导体等芯片生产商发展起来,该行业在国家的支持下也必定会迎来一段蓬勃发展,今天我们就来聊一聊芯片行业里的...芯片制造分为光罩、护膜、...
  • 芯片设计过程全流程解析:设计、流片、测试、封装、晶元制造、晶元测试、光罩等全流程介绍。全面介绍芯片的设计制造过程
  • 1. 说出一种增层的工艺。 2. 离子注入属于那一种基本的工艺方法? 3. 列出最基本的四种工艺方法。... 在电路设计过程的哪一步运用CAD系统? 9. 为什么要将芯片封装? 10. 晶圆制造实例所讲的接触孔是什么作用?
  • LED芯片制造流程随着技术的发展,LED的效率有了非常大的进步。在不久的未来LED会代替现有的照明灯泡。近几年人们制造LED芯片过程中首先在衬底上制作氮化鎵(GaN)基的外延片(外延片),外延片所需的材料源(碳化硅SiC)...
  • 芯片制造与中国技术

    2018-12-17 15:49:00
    芯片制造与中国技术 为了把30吨的运算电路缩小,工程师们把多余的东西全扔了,直接在硅片上制作PN结和电路。下面从硅片出发,说说芯片的制作过程和中国所处的水平。 一、硅 把这玩意儿氯化了再蒸馏,...
  • 1.LED的发展,特别是芯片的发展 2.LED芯片的结构与发光原理 3.LED芯片制造过程 4.LED的封装与应用 5.未来的展望
  •  芯片制造过程可概分为晶圆处理工序(Wafer Fabrication)、晶圆针测工序(Wafer Probe)、构装工序(Packaging)、测试工序(Initial Test and Final Test)等几个步骤。其中晶圆处理工序和晶圆针测工序为前段...
  • 总结 半导体制造过程周期长而且复杂,并随着产品类型、集成等级、特征尺寸等的不同产生许多生产工艺差异。本章将半导体的制造分成四个阶段讲述会更容易理解。读者会通过认识最基本的四个工艺方法得到对对晶圆生产的...
  • 芯片制造过程可概分为晶圆处理工序(Wafer Fabrication)、晶圆针测工序(Wafer Probe)、构装工序(Packaging)、测试工序(Initial Test and Final Test)等几个步骤。其中晶圆处理工序和晶圆针测工序为前段...
  • 近几年人们制造LED晶粒/芯片过程中首先在衬底上制作氮化镓(GaN)基的晶圆(外延片),晶圆所需的材料源(碳化硅SiC)和各种高纯的气体如氢气H2或氩气Ar等惰性气体作为载体之后,按照制程的要求就可以逐步把晶圆做好。...
  • 介绍业界研发CPU芯片的大致过程 1.1 处理器和处理器核 处理器,准确来说应该是处理器芯片。现在的处理器芯片已经不再是传统... 芯片制造:设计好之后,就要送到foundry(代工厂)加工制造,(晶圆) 芯片测封:先对
  • 文章介绍了LED芯片的制造工艺流程。 LED 芯片制造过程可概分为晶圆处理工序、晶圆针测工序、构装工序、测试工序等几个步骤。其中晶圆处理工序和晶圆针测工序为前段工序,而构装工序、测试工序为后段工序。
  • 芯片和CPU有什么不同? 芯片是“集成电路”的俗称。集成电路有模拟集成电路和数字集成电路,如果一片集成电路(芯片)中既有模拟电路又有数字电路,则称其为数模混合集成电路。  CPU是中央处理器,包含运算器和...
  • 该解决方案部署在加利福尼亚州纽波特海滩的TowerJazz制造工厂,由以下几部分组成:AeroScout公司的电池供电(有源)WIFI标签、能更好地指出标签位置的传感器(触发器)以及一款定位信息处理软件,在读取标签信息的...
  • 关于芯片制造

    2013-01-27 22:55:01
    芯片制造的一些链接: http://tieba.baidu.com/p/2097694603 http://www.fpga.com.cn/others/icdesign_example.htm (梦幻之旅--深入大规模芯片设计全过程) http://baike.china.alibaba.com/doc/view-d2882201.html...
  • 针对半导体制造系统设备性能的多样性、多产品混合加工以及可重入性等特点,采用遗传算法和动态调度规则结合的方法优化生产过程.首先,通过遗传算法优化工件加工路径;然后,通过动态控制策略确定工件加工顺序.最后...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 591
精华内容 236
关键字:

芯片制造过程