精华内容
下载资源
问答
  • 芯片开发流程

    2020-10-13 11:15:18
    各环节介绍未完待续

     

    各环节介绍未完待续

    展开全文
  • Zynq芯片开发流程

    千次阅读 2018-06-25 11:00:38
    开发人员需要具备技能: 1.ARM操作系统应用程序 2.设备驱动程序 3.FPGA硬件逻辑设计 需要了解Linux操作系统,系统架构,FPGA和ARM系统之间的硬件设计平台。即软硬协同设计。 开发工具: 1.Xilinx Vivado 作用...

    ZYNQ将CPU和FPGA集成到了一起
    开发人员需要具备技能:
    1.ARM操作系统应用程序
    2.设备驱动程序
    3.FPGA硬件逻辑设计
    需要了解Linux操作系统,系统架构,FPGA和ARM系统之间的硬件设计平台。即软硬协同设计。

    开发工具:
    1.Xilinx Vivado
    作用:FPGA部分的设计和开发,管脚和时序的约束,编译和仿真,实现RTL到比特流的设计。
    2.Xilinx SDK
    作用:在Vivado硬件设备的基础上,配置工具和库路径,编译器选项,JTAG和闪存设置,调试器连接,裸板支持包,提供所支持的Xilinx IP硬核提供了驱动程序,SDK支持IP硬核和处理器软件协同调试。可以使用高级C或者C++语言开发调试ARM和FPGA系统。
    3.交叉编译工具
    作用:编译器,连接器,解析器组成的综合开发环境,由binutils、gcc和glibcs3个部分组成。Xilinx ZYNQ平台的交叉编译工具是基于GNU工具的编译和调试在虚拟机的Ubuntu操作系统环境下完成。
    4.软硬件调试工具
    FPGA–Xilinx提供的ChipScope Pro
    作用:在线观察PFGA内部的信号
    操作系统软件调试工具有UNIX下的程序调试工具GDB和远程调试工具GDBserver.

    下图为开发流程:
    这里写图片描述

    展开全文
  • 综合需要具备的知识:综合概念和流程、库文件类别、时序约束的基本知识,多时钟与复杂设计约束、DC Ultra综合技巧、SPG flow,DC工具进行综合基本操作、编写综合约束文件、综合结果的时序和congestion分析等贯穿综合...

    (EDA工具未完待续)

    Synopsys:

    1、spyglass:CDC相关工具。CDC,跨时钟域设计,是设计工作中很重要的技术点。

    2、VCS工具:verilog仿真工具。

    3、design complier-NXT:综合工具。综合需要具备的知识:综合概念和流程、库文件类别、时序约束的基本知识,多时钟与复杂设计约束、DC Ultra综合技巧、SPG flow,DC工具进行综合基本操作、编写综合约束文件、综合结果的时序和congestion分析等贯穿综合全流程的实践技能。详情请见:https://mp.weixin.qq.com/s/0vO763XfCSoSqt-gloegpA

    4、Prime Time:静态时序分析工具和SI工具。静态时序分析(Static Timing Analysis,STA)是流片成功的关键环节,验证设计在时序上的正确性。STA过程中设计环境和时序约束的设定、时序结果的分析和问题解决都需要设计工程师具有专门的知识和技能。同时,集成电路设计进入了超深亚微米领域,金属层增加、线宽减小,串扰延迟、噪声等信号完整性问题(SI)对工程师的时序分析能力和水平要求越来越高,在一些大的芯片设计企业会设置有专门的信号完整性工程师岗。静态时序分析要具备的知识:时序分析概念和流程、时序约束含多时钟约束、时序报告、PBA等,熟练使用EDA工具Prime Time进行时序分析和sign-off,掌握识别不完整/不正确约束、高效分析与调试的方法和实践技巧。详情请见:https://mp.weixin.qq.com/s/_Rlr2k6s4TakfjkDOdbjTg

    5、Formality:等价性验证工具。

    6、ICC(老版本:Astro):布局布线工具。数字后端布局布线(P&R,place-and-route)是Netlist-to-GDSII的过程,是决定能否流片的首要前提,也直接关系到芯片设计时序收敛、PPA、可制造性与良品率等。P&R对工具的依赖性较强,工具操作相对复杂。后端工程师要具备的知识:布局布线所需的工艺文件与库、floorplan、CTS、place、route、MCMM等,熟练使用EDA工具IC Compiler II进行布局布线各阶段的设置与优化,掌握congestion改善、时钟树分析、全局和布局skew优化、timing violation fixing、功能和时序ECO等技巧。详情请见:https://mp.weixin.qq.com/s/wLlBRAkYmkwHBJboPH-mcg

    7、Star-RCXT:寄生参数提取工具。

    8、Hspice:模拟仿真工具;

     

    Cadence:

    1、Virtuoso:电路及版图设计工具。

    2、NC-Verilog:verilog仿真工具。

    3、innovus(ENCOUNTER):自动布局布线工具。

    4、PVS:物理验证工具。

    5、SPECTRE:模拟仿真工具。

     

    Mentor:

    1、modelsim:verilog仿真工具。

    2、calibre:https://tech.hqew.com/xinpin_1898184

    3、AFS:快速模拟仿真工具。

    4、Tanner:Mentor Graphics的Tanner EDA软件是一套针对定制集成电路(IC)、模拟/混合信号(AMS)和MEMS设计的工具。

     

    注:若有错误请指正,共同提升,谢谢;

    展开全文
  • 最近开始基于乐鑫ESP32的WIFI模组的软件开发,首先要做整套流程的梳理,乐鑫官网以及安信可上已经有了较为系统的资料,但是在实现过程中也遇到了一些问题,花了几天去解决,所以为了总结,也为了给其他人提供一些...

    最近开始基于乐鑫ESP32的WIFI模组的软件开发,首先要做整套流程的梳理,乐鑫官网以及安信可上已经有了较为系统的资料,但是在实现过程中也遇到了一些问题,花了几天去解决,所以为了总结,也为了给其他人提供一些借鉴,把流程分享一下,官网上相对比较完善的,就不再赘述。

    1. 开发方案选择

    目前网上有两套较为成熟的方案:

    • (1)基于乐鑫官网推荐的开发方式,原网页:https://docs.espressif.com/projects/esp-idf/zh_CN/latest/hw-reference/get-started-devkitc.html1, 适用于官方开发板,但是我尝试下载安装网页上的工具链安装包,公司电脑网页不够,一直提示connection error,后来回家下载,成功,安装以后尝试进行编译,发现可视化不强,萌新会有点不知如何下手的感觉;
    • (2)基于安信可一体化开发工具,原网页:https://wiki.ai-thinker.com/ai_ide_install2, 相比乐鑫官网需要下载安装什么Git,交叉编译器,以及 CMake 构建工具,安信可的一体化开发环境就相对人性化一点,可视化程度高一点,但是网页上面的教程比较杂,也不太系统;

    结论:开发团队人员少,网又不太好的选用方法2,大团队,网又好,建议选择方法1,毕竟官网,做的方案也更系统;

    开发板我们选择的是乐鑫淘宝店的 ESP32-DevKitC,大家可以根据自己对于CPU频率、I/O口数量、FLASH大小以及天线选择合适的开发板;

    2. 需要的软件以及资料

    其中填从网上下载的资料以及软件主要有:

    • 安信可一体化开发工具, Windows + Cygwin + Eclipse + GCC 的综合 IDE 环境,有点就是傻瓜和可视化;
    • ESP_IDF,就是官方源代码和软件库,根据自己需要进行版本选择,我们选择的是ESP-IDF V3.1.3,下载地址:https://www.espressif.com/zh-hans/support/download/sdks-demos;
    • CP2102 USB驱动,用于连接开发板和电脑 ;
    • 安信可串口调试工具,用于确认开发板和电脑连接状态,以及后期调试用,有时候也会用于确认开发板进入下载模式;
    • FLASH下载工具,用于开发板的烧写;

    以上工具除了IDF粗腰到乐鑫官网进行下载,其余的均可以在 https://wiki.ai-thinker.com/tools 这个网站上下载。

    3. 安装编译

    第一步解压和安装,参考网页:https://wiki.ai-thinker.com/ai_ide_install ,比较详细,不再赘述;
    第二步,IDF导入和编译,参考网页:https://wiki.ai-thinker.com/ai_ide_install ,也比较详细,不再赘述;

    这里主要讲一下我遇到的问题:

    • ESP-IDF V3.1.3中没有app文件夹,第一次编译,直接报错,app是用户程序,走流程的时候,可以用IDF中给的例程,具体操作方式是,在IDF根目录中新建一个app文件夹,在IDF中的example/getstarted/hellowworld下面所有的文件拷贝至app文件夹中,再进行Import操作;
    • Menuconfig 在走流程阶段,即不涉及真正开发时,只需要设置端口位置(在Serial flasher config这个选项中),其余选择默认即可,如下图所示,其中端口位设置为 ttySX(X=(实际电脑显示的端口位 — 1))

      在这里插入图片描述

    4.连接开发板、烧写例程3

    整个过程需要:

    • 一根microUSB线,开发板;
    • USB驱动程序、安信可串口调试工具;

    整个过程流程如下:

    1. 安装对应USB驱动程序,一般有 CH340G和CP2102 两种,根据USB类型选择;
    2. 确认开发板与电脑连接正常,即开发板电源灯亮起,同时电脑设备管理器中有端口号显示,如图所示;
      在这里插入图片描述
    3. 打开安信可串口调试工具,在 波特率115200​ 下观察模组的启动或复位后(即嗯一下 EN 按键)的打印信息,有关于开发板的信息返回即可;
    4. 按住BOOT按键,同时按下EN按键,观察安信可串口调试工具,出现 waiting for download 等字样,就可以开始进行下载;
    5. 如果是进行第二次烧写,需要参考参考下一节内容,利用Flash擦除工具进行Flash的擦除,第一次烧写可直接跳过;
    6. 建立Download的Target(在下载过程之前,务必确保Menuconfig已经正确配置,并且整个文件已经正确编译过一遍),建立的方法:https://wiki.ai-thinker.com/ai_ide_use关闭串口调试助手,点击建立的Download目标,并且长按BOOT按键两秒,等待烧写完成,如下图;

      在这里插入图片描述
    7. 重新连接串口调试工具观察,调试;

    说一些我们在此过程中遇到的问题:

    • 官方开工板在连接电脑时未显示任何信息,尝试过加大电流和和重新安装过好几次驱动后,尝试利用官方原理图和技术手册找出问题,最后解决是,microUSB线选择数据线,而非电源线
    • 我们在进行ESP32的第二次烧写是出现无法烧写的情况,第一次烧写的是ESP32IDF中的“helloworld”例程,后来通过网上查找资料,网友的回答,尝试着,先擦除FLASH的内容,并且在download过程中长按2S的BOOT键进行解决

    5. 利用Flash_download_tools进行烧写 和 FLASH的擦除

    一般情况如果方法4烧写方式出现问题,或者是需要进行flash擦除的,可以使用Flash_download_tools进行程序的烧写和擦除。

    整个过程需要:

    • 一根microUSB线,开发板;
    • USB驱动程序、安信可串口调试工具;
    • FLASH下载工具;
    • 2M、4M、8M和16M的FLASH空文件,用于FLASH擦除,可以在 https://wiki.ai-thinker.com/esp_download 页面的最底下找到;

    整个过程流程如下:

    1~4保持不变;
    5. 打开FLASH下载工具,根据对应开发板选择DownloadTool,我选择的是ESP32 DownloadTool ,按照图片中信息,配置好bin文件和烧录地址:

    在这里插入图片描述
    6. 按照如图所示内容配置好晶振频率、SPI SPEED、SPI MODE、Flash Size、串口端口号(根据步骤2中确定的端口号)和波特率等,此处波特率可以尽量选大一些(默认1152000),以节省时间,最后确认一遍,然后点击START,等待完成(出现FINISH,即烧写成功);

    在这里插入图片描述

    1. 最后连接串口调试工具观察。调试;

    FLASH的擦除过程其实就是将对应你FLASH容量的空文件利用FLASH下载工具烧写进FLASH中,文件利用给出的下载地址就可以进行,下载,地址直接填0x0就好(全盘覆盖)。

    未完待续》》》


    1. https://docs.espressif.com/projects/esp-idf/zh_CN/latest/hw-reference/get-started-devkitc.html; ↩︎

    2. https://wiki.ai-thinker.com/ai_ide_install; ↩︎

    3. https://wiki.ai-thinker.com/esp_download ↩︎

    展开全文
  • ARM Socrates DE:简化SoC开发流程 Socrates DE 提供ARM最先进的 IP 设计环境,可配置、构建、组合 ARM 和第三方 IP,并赋予架构工程师和设计人员广泛的开发功能: ARM CoreSight 和 CoreLink Creators: 加速系统IP...
  • 我们都知道芯片是由沙子(硅)制成,但你知道从沙子到芯片的制作过程需要经历几个步骤吗?# 芯片诞生记 #芯片制造,是一个“点沙成金”的过程,总体上分为三个阶段。从上游的IC芯片设计,到中游的芯片制造,再到下游...
  • 芯片产品开发流程

    2014-04-21 11:15:38
    给出了芯片产品开发的一般流程,供相关行业的管理,开发人员参考
  • SoC芯片开发流程大致分为四个阶段,其中大部分工作都是借助于电子设计自动化(EDA)工具完成的。 总体设计 总体设计阶段的任务是按照系统需求说明书确定SoC的性能参数,并据此进行系统全局的设计。例如选择SoC芯片的...
  • 芯片流程设计

    2018-07-28 13:06:37
    完整的芯片开发流程,适合了解整个芯片行业的人员参与和学习
  • 本文说明了HDL 开发的流程和工具+IC设计流程+典型芯片开发步骤,是很多硬件公司笔试的必出题目,可以分享给大家
  • FPGA是英文FieldProgrammableGateArray的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
  • 单片机开发中,单片机能运行起来的必要条件就需要包括电源、晶振及复位电路这个几个功能。没有电源就没有能源,那就无法工作;没有晶振,就没有时钟电路,就没有节拍,指令就不能按一定的步调运...
  • 有人会芯片内部开发么-详解芯片的设计生产流程.pdf
  • 一、FPGA开发流程: 1、设计定义:设计的目标系统需要完成什么样的功能进行定义。俗称“画饼”。 2、设计输入:设计开始,首先利用EDA工具的文本或者图形编辑器将设计者的设计意图用文本方式(如Verilog、VHDL程序...
  • 芯片研发流程

    2014-01-24 11:32:32
    介绍了集成电路开发的一般性流程,对于各行各业的人员了解芯片设计有极大的帮助。
  • 模拟IC芯片设计开发流程 IC的设计,模拟和数字, 还有混合IC,在设计方法, 注意点, 工具等有明显的区别,我主要以模拟无线接收IC系统设计为例说明. 一个IC芯片的设计开发大致包括如下步骤. 1.潜在市场...
  • 1.FPGA概述  FPGA是英文...  FPGA芯片主要由三部分组成,分别是IOE(inputoutputelement,输入输出单元)、LAB(logicarrayblock,逻辑阵列块,对于Xilinx称之为可配置逻辑块CLB)和Interconnect
  • 芯片设计流程

    2020-10-28 09:35:03
    一、总体规划。 随着集成电路设计规模的不断扩大,出现了很多成熟的常用设计模块,也被成为IP核,现在...例如现在的arm芯片开发,那些大公司基本上是获取ARM公司的授权,得到ARM芯片的IP核,并根据细分市场的需...
  • ATECC508A芯片开发笔记(九):标准加密通讯读写流程解析 Contents Encrypted Read. 1.1 Standard Encrypted Read Flow. 1.2 Simple Encrypted Read Flow Diagram. 2. Encrypted Write. 2.1 Standard ...
  • FPGA的开发流程遵循ASIC开发流程的发展,FPGA开发流程框图如图1所示。图1 FPGA开发流程接下来,本文将对各环节做细致说明:1、设计输入图1中的FPGA开发流程中的主干线上分离出设计输入横向环节,如图2所示。可以看出...
  • 使用Vivado 18.2编译器开发ZYNQ(AX7021)过程,是Vivado使用的基础入门教程,详细记录了每一步骤,以及生成文件夹的过程,并使用思维导图的形式给展示出来。共有3个文件,分别是思维导图源文件,思维导图流程图PDF...
  • IC芯片设计流程

    千次阅读 2019-12-12 15:49:48
    原文参考: ...tid=15&clicktime=1575946378&...芯片设计流程: 1.设计输入 设计输入方式 输入方式使用探讨 2.综合 编译 映射 3.布局布线 布局 布线 4.约束 综合约束 位置约束 时序约束 5.FPGA开发仿真 测试...
  • 前些年有在一家并行架构处理器设计公司实习,做的事情是 比如:写汇编代码(lisp语言)实现十个流水线下,操纵在处理器的...现在特别想知道 一个处理器开发出来后软件开发流程,我之前实习做的事情算是哪一个环节啊?
  • 上电 P16 从ROM的地址0x100开始读取指令,这个ROM是内部固化的ROM。出厂固化 检测STIN引脚,如果是H是调试模式, L是正常模式。 正常模式 加载程序到P16 CODE RAM。通过MC引脚或者eFuse来判断启动的Flash。...
  • ​ 虽然嵌入式开发流程都大致一样,但是不同公司、不同的芯片开发流程总是还有差异的。 ​ 之前一直在做ARM的嵌入式开发,一开始上手powerpc总是有些担心,但是上手之后,发现其实和ARM差不多,只不过资料是真的少...
  • FPGA 的详细开发流程就是利用 EDA 开发工具对 FPGA 芯片进行开发的过程,所以 FPGA 芯片开发流程讲的并不是芯片的制造流程,区分于 IC 设计制造流程哟(芯片制造流程多麻烦,要好几十亿的费用呢,而且国内也貌似没有...
  • 芯片设计流程笔记

    千次阅读 2016-08-17 09:33:02
    首先需要了解晶元,然后才是IC芯片。IC设计有工程师的水平和性格决定,首先需要遵循其行业规范这样便于兼容性开发,仿真软件开始绘图使用硬件语言HDL将电路描述出来,常用的有HDL和Verilog,VHDL,程式码描述一颗IC...
  • ATECC508A芯片开发笔记(六):产生CSR以及申请证书(X.509)流程及其内容分析 508A产生CSR文件流程 CSR文件内容分析 由CSR签发下来的证书内容分析 一、508A产生CSR文件流程 上节提到,在Provisoin时508A会产生至少...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,070
精华内容 428
关键字:

芯片开发流程