精华内容
下载资源
问答
  • 高速差分信号线的PCB布线要求
    万次阅读
    2019-06-25 09:55:20

    高速信号线主要包括:高速时钟线、SDRAM数据线、高速通信协议的数据线等。

    差分信号线具有抗干扰能力强,信噪比高,辐射小和带宽容量大等优点,因此应用非常广泛,例如USB、CAN等。

    (1)高速信号线走线规则:线路阻抗可分为单端阻抗和差分阻抗。保持特征阻抗连续、合适的终端匹配和端接电路必不可少,尽量不要T型或者直角走线。重要注意事项:确保参考平面连续,以使回路面积尽量短;确保特征阻抗连续,以减少信号的反射。尽量选择地平面作为参考平面。在布线换层的地方,适当增加与参考平面的过孔,保证信号回流路径的完整性。确保时钟线和同步数据线在同一层,以最小化不同层间的传输速率差异。

    (2)差分信号线走线规则:一般高速差分信号线的阻抗要求控制在100欧,单端为50欧。高速差分信号线保持差分线间距恒定布线等长,如果布线不是等长,则有可能造成相位失配,影响差分线的性能。如果差分线的布线长度不一致,在较短的一根差分线上具体的补偿策略如下所示:①使用一个大的Segment就近补偿。②使用小的凸起沿线补偿。③在布线末端使用大的Segment进行补偿。在实际的差分线补偿中,推荐采用①方法,可以得到比较好的效果。

    更多相关内容
  • 在高速的PCB设计中,时钟等关键的高速信号线,走线需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都会造成EMI的泄漏。建议屏蔽线,每1000mil,打孔接地。
  • PCB板的设计是电子工程师的必修课,而想要设计出一块完美的PCB板也并不是看上去的那么容易。一块完美的PCB板不仅需要做到元件选择和设置合理,还需要具备良好的信号传导...本文将详解PCB高速信号电路设计中的布线规则
  • 该文档主要讲的是PCB相关的布线规则,以及什么情况下的该怎么布线,布线的要点,不同速度下的布线情况,主要分为高速和低速布线相关注意事项.例如电源、地线的处理; 数字电路与模拟电路的共地处理; 信号线布在电...
  • PCB布线规则图解及PCB布线参考因素解析 PCB布线应遵循的基本规则 一、控制走线方向 输入和输出端的导线应尽量避免相邻平行。在 PCB 布线时,相邻层的走线方向成正交结构,避免将不同的信号线在相邻层走...

    PCB布线规则图解及PCB布线参考因素解析

    PCB布线应遵循的基本规则

    一、控制走线方向

    输入和输出端的导线应尽量避免相邻平行。在 PCB 布线时,相邻层的走线方向成正交结构,避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间窜扰。当 PCB 布线受到结构限制(如某些背板)难以避免出现平行布线时,特别是在信号速率较高时,应考虑用地平面隔离各布线层,用地线隔离各信号线。相邻层的走线方向示意图如下图。

    相邻层布线方式

    二、检查走线的开环和闭环

    在PCB布线时,为了避免布线产生的“天线效应”,减少不必要的干扰辐射和接收,一般不允许出现一端浮空的布线形式,否则可能带来不可预知的结果。 

    避免天线效应

    要防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题,而自环将引起辐射干扰。

    三、控制走线的长度

    1. 使走线长度尽可能的短

    在 PCB 布线时,应该使走线长度尽可能的短,以减少由走线长度带来的干扰问题

    缩短布线长度

    2. 调整走线长度

    数字电路系统对时序有严格的要求,为了满足信号时序的要求,对PCB上的信号走线长度进行调整已经成为PCB设计工作的一部分。

    走线长度的调整包括以下两个方面的要求。

    • a. 要求走线长度保持一致,保证信号同步到达若干个接收器。有时在PCB上的一组信号线之间存在着相关性,如总线,就需要对其长度进行校正,因为需要信号在接收端同步。调整方法就是找出其中最长的那根走线,然后将其他走线调整到等长。
    • b. 控制两个器件之间的走线延迟为某一个特定值,如控制器件A、B之间的导线延迟为1ns,而这样的要求往往由电路设计者提出,但由PCB工程师去实现。需要注意的是,在PCB上的信号传播速度是与PCB的材料、走线的结构、走线的宽度、过孔等因素相关的。通过信号传播速度,可以计算出所要求的走线延迟对应的走线长度。

    走线长度的调整常采用的是蛇形线的方式。

    四、控制走线分支的长度

    在PCB布线时,尽量控制走线分支的长度,使分支的长度尽量短,另外一般要求走线延时tdelay≤trise/20,其中trise是数字信号的上升时间。走线分支长度控制示意图

    控制分支长度

    五、拐角设计

    在PCB布线时,走线拐弯是不可避免的,当走线出现直角拐角时,在拐角处会产生额外的寄生电容和寄生电感。走线拐弯的拐角应避免设计成锐角和直角形式,以免产生不必要的辐射,同时锐角和直角形式的工艺性能也不好。要求所有线与线的夹角应大于等于135°。在走线确实需要直角拐角的情况下,可以采取两种改进方法:一种是将90°拐角变成两个45°拐角;另一种是采用圆角。圆角方式是最好的,45°拐角可以用到10GHz频率上。对于45°拐角走线,拐角长度最好满足L≥3W。

    拐角布线方式


    六、差分对走线

    为了避免不理想返回路径的影响,可以采用差分对走线。为了获得较好的信号完整性,可以选用差分对走线来实现高速信号传输。前面介绍的LVDS电平的传输采用的就是差分传输线的方式。

    1. 差分信号传输优点:

    • a. 输出驱动总的di/dt会大幅降低,从而减小了轨道塌陷和潜在的电磁干扰。
    • b. 与单端放大器相比,接收器中的差分放大器有更高的增益。
    • c. 差分信号在一对紧耦合差分对中传输时,在返回路径中对付串扰和突变的鲁棒性更好。
    • d. 因为每个信号都有自己的返回路径,所以差分信号通过接插件或封装时,不易受到开关噪声的干扰。

    2. 差分信号的缺点:

    • a. 如果不对差分信号进行恰当的平衡或滤波,或者存在任何共模信号,就可能会产生EMI问题。
    • b. 与单端信号相比,传输差分信号需要双倍的信号线。

    PCB上的差分对走线如下图

    差分布线

    3. 设计差分对走线时,要遵循以下原则。

    • a. 保持差分对的两信号走线之间的距离S在整个走线上为常数。
    • b. 确保D>2S,以最小化两个差分对信号之间的串扰。
    • c. 使差分对的两信号走线之间的距离S满足S=3H,以便使元件的反射阻抗最小化。
    • d. 将两差分信号线的长度保持相等,以消除信号的相位差。
    • e. 避免在差分对上使用多个过孔,因为过孔会产生阻抗不匹配和电感。

    七、控制PCB导线的阻抗和走线终端匹配

    在高速数字电路PCB和射频电路PCB中,对PCB导线的阻抗是有要求的,需要控制PCB导线的阻抗。在PCB布线时,同一网络的线宽应保持一致。由于线宽的变化会造成线路特性阻抗的不均匀,对高速数字电路传输的信号会产生反射,故在设计中应该尽量避免出现这种情况。在某些条件下,如接插件引出线、BGA封装的引出线等类似的结构时,如果无法避免线宽的变化,应该尽量控制和减少中间不一致部分的有效长度。

    在高速数字电路中,当PCB布线的延迟时间大于信号上升时间(或下降时间)的1/4时,该布线即可以看成传输线。为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配,可以采用多种形式的终端匹配方法,所选择的匹配方法与网络的连接方式和布线的拓扑结构有关。

    八、设计接地保护走线

    在模拟电路的PCB设计中,保护走线被广泛地使用,例如,在一个没有完整的地平面的两层板中,如果在一个敏感的音频输入电路的走线两边并行走一对接地的走线,串扰可以减少一个数量级。

    在数字电路中,可以采用一个完整的接地平面取代接地保护走线,接地保护走线在很多地方比完整的接地平面更有优势。

    接地保护走线实例

    根据经验,在两条微带线之间插入两端接地的第三条线,两条微带之间的耦合则会减半。如果第三条线通过很多通孔连接到接地平面,则它们的耦合将进一步减小。如果有不止一个地平面层,则要在每条保护走线的两端接地,而不要在中间接地。

    注意:在数字电路中,如果两条走线之间的距离(间距)足够并允许引入一条保护走线,那么两条走线相互之间的耦合通常已经很低了,也就没有必要设置一条接地保护走线了。

    九、防止走线谐振

    在PCB布线时,布线长度不得与其波长成整数倍关系,以免产生谐振现象。

    布线防止谐振

    十、布线的一些工艺要求

    1.布线范围

    布线范围尺寸要求如表,包括内外层线路及铜箔到板边、非金属化孔壁的尺寸。

    板外形要素内层线路及铜箔外层线路及铜箔
    距边最小尺寸一般边

    ≥0.5(20)

    ≥0.5(20)

    导槽边

    ≥1(40)

    导轨深+2
    拼板分离边V槽中心≥1(40)≥1(40)
    邮票孔边≥0.5(20)≥0.5(20)

    距非金属化孔壁

    最小尺寸

    一般孔0.5(20)(隔离圈)0.3(12)封孔圈
    单板起拔扳手轴孔2(80)扳手活动区不能布线

    2. 布线的线宽和线距

    在组装密度许可的情况下,应尽量选用较低密度布线设计,以提高无缺陷和可靠性的制造能力。目前一般厂家加工能力为:最小线宽为0.127mm(5mil),最小线距为0.127mm(5mil)。常用的布线密度设计参考如表。

    名称12/108/86/65/5
    线宽0.3(12)0.2(8)0.15(6)0.127(5)
    线距0.25(10)
    线焊盘距
    焊盘间距

    3. 导线与片式元器件焊盘的连接

    连接导线与片式元器件时,原则上可以在任意点连接。但对采用再流焊进行焊接的片式元器件,最好按以下原则设计。

    a. 对于采用两个焊盘安装的元器件,如电阻、电容,与其焊盘连接的印制导线最好从焊盘中心位置对称引出,且与焊盘连接的印制导线必须具有一样宽度。对线宽小于0.3mm(12mil)的引出线可以不考虑此条规定。

    b. 与较宽印制线连接的焊盘,中间最好通过一段窄的印制导线过渡,这一段窄的印制导线通常被称为“隔热路径”,否则,对于2125(英制即0805)及其以下片式类SMD,焊接时极易出现“立片”缺陷。具体要求如图。

    焊盘导线布线

    4. 导线与SOIC,PLCC,QFP,SOT等器件的焊盘连接

    连接线路与SOIC,PLCC,QFP,SOT等器件的焊盘时,一般建议将导线从焊盘两端引出,如图。

    布线说明

    5. 线宽与电流的关系

    当信号平均电流比较大时,需要考虑线宽与电流的关系,具体参数可以参考下表。在PCB设计加工中常用oz(盎司)作为铜箔的厚度单位。1oz铜厚定义为一平方英寸面积内铜箔的重量为一盎,对应的物理厚度为35μm。当铜箔作为导线并通过较大电流时,铜箔宽度与载流量的关系应参考表中的数据降额50%去使用。

    导线载流表

    PCB布线时应考虑的因素

    一、焊盘大小

    焊盘中心孔要比元件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2mm),其中d为引线孔径。对高密度的数字电路,焊盘最小直径可取(d+1.0mm)。

    二、印刷电路板电路的抗干扰措施

    1. 电源线设计

    尽量加粗电源线宽度,减少环路电阻。同时,使电源线、地线的走向和数据传递的方向一致,这样有助于增强抗噪声能力。

    2. 地线设计

    数字地与模拟地分开。低频电路的地应尽量采用单点并联接地,实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地,地线应短而粗,高频元件周围尽量用栅格状的大面积铜箔。

    接地线应尽量加粗。若接地线用很细的线条,则接地电位随电流的变化而变化,使抗噪声性能降低。因此应将接地线加粗,使它能通过三倍于印制板上的允许电流。如有可能,接地线应在2~3mm以上。

    只由数字电路组成的印制板,其接地电路构成闭环能提高抗噪声能力。

    三、去耦电容配置

    1. 电源输入端跨接10~100μF的电解电容器。如有可能,接100μF以上的更好。
    2. 原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容,如遇印制板空隙不够,可每4~8个芯片布置一个1~10pF的钽电容。
    3. 对于抗噪能力弱、关断时电源变化大的元件,如RAM、ROM存储元件,应在芯片的电源线和地线之间接入去耦电容。
    4. 电容引线不能太长,尤其是高频旁路电容不能有引线。
    5. 在印制板中如有接触器、继电器、按钮等元件,操作它们时会产生较大火花放电,必须采用RC电路来吸收放电电流。一般R取1~2kΩ,C取2.2~47μF。
    6. CMOS的输入阻抗很高,且易受感应,因此在使用时对不使用的端口要接地或接正电源。

    四、各元件之间的接线

    1. 印刷电路中不允许有交叉电路,对于可能交叉的线条,可以用“钻”、“绕”两种办法解决。
    2. 同一级电路的接地点应尽量靠近,并且本级电路的电源滤波电容也应接在该级接地点上。
    3. 总地线必须严格按“高频—中频—低频”逐级按“弱电到强电”的顺序排列原则,不可随便翻来覆去乱接。
    4. 在使用IC座的场合下,一定要特别注意IC座上定位槽放置的方位是否正确,并注意各个IC脚位置是否正确。



    转自:http://www.pcbhf.com/pcbchaoban/pcbsheji/274.html
    展开全文
  • 规则二:高速信号的走线闭环规则由于PCB板的密度越来越高,很多PCB LAYOUT工程师在走线的过程中,很容易出现这种失误,如下图所示: 时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环...
  • PCB布线规则

    2018-06-27 10:22:31
    PCB布线规则图解及PCB布线... PCB叠层设计的一般原则 PCB抄板案例 注塑机电脑板抄板 伺服驱动板抄板 120W 24V 5A开关电源板抄... 便携式手持激光脱毛仪控制... 雕刻机控制卡抄板 嵌入式系统控制模块主板抄... 机顶盒...
  • 千兆位级串行I/O技术有着极其出色的优越性能,但这些优越的性能是需要条件来保证的,即优秀的信号完整性。例如,有个供应商报告说,他们第一次试图将高速、千兆位级串行设计用于某种特定应用时,失败率为90%。为了...
  • 高速PCB设计PCB设计布线要点PCB布局思PCB设计信号等长分等资料14个合集: 001 PCB设计流程图 思路清晰远比卖力苦干重要.pdf 002 电源二叉树分析.pdf 003 PCB布局思路分析.pdf 004 PCB设计层数规划 2招教你轻松搞定!....
  • PCB布线布局技术提高篇

    1.高速PCB布线基本规则:

    ① 合理选择层数,可以大幅度降低PCB尺寸,充分利用中间层来设置屏蔽,更好地实现就近接地,有效地降低寄生电感,有效地缩短信号的传输长度,大幅度降低信号间的交叉干扰等。
    ② 减少高速电路元件引脚间引线的弯折,有弯折采用45°折线或者圆弧线,这样可以减少高频信号对外的发射和相互间的耦合。
    ③ 缩短高频电路元器件引脚间的引线,满足布线最短的最有效手段是在自动布线前最重点高速网络进行布线预约。
    ④ 减少高频电路元器件引脚间的引线层间交叠,指减少元器件连接过程中使用的过孔。一个过孔可带来约0.5pF的分布电容,减少过孔能显著提高速度。
    ⑤ 注意信号线近距离平行布线时所引入的交叉干扰:若无法避免平行分布,可在平行信号线的方面布置大面积的底线,从而大幅度降低干扰,这是针对双面板而言。相邻的两个层的布线方向取为相互垂直,在高频电路中布线最好在相邻层分别进行水平和垂直布线。
    ⑥ 对特别重要的信号线或局部单元实施布线包围的措施,对时钟等单元局部进行包地处理对高速系统也将非常有益。
    ⑦ 各类信号布线不能形成环路,也不能形成电流环路。
    ⑧ 各个集成电路块的附近应设置1个高频去耦电容。

    2. 地线设计:系统地、机壳地(屏蔽地)、数字地和模拟地等。

    ① 正确选择单点接地还是多点接地。工通常1MHz以下时,可以用单点接地;10MHz以上时,可以用多点接地,在1MHz和10MHz之间时,可如果最长的接地线不超过波长的1/20,可以用单点接地,否则用多点接地。
    ② 数字地和模拟地分开,分别与电源地线相连。要尽量加大线性电路的接地面积。
    ③ 尽量加粗地线,若接地线很细,接地电位将随着电流的变化而变化,导致电子设备的定时信号电平不稳,抗噪性能变坏。尽量使它能通过3倍于PCB的允许电流。若有可能,接地线的宽度应该大于3mm。
    ④ 将接地线构成闭环路,缩小电位差,从而提高电子设备的抗噪声能力。

    3. 提高抗电磁干扰能力的措施

    需要特别注意抗电磁干扰的系统
    ① 微控制器时钟频率特别高、总线周期特别快的系统。
    ② 系统含有大功率、大电流驱动电路,如产生火花的继电器、大电流开关等。
    ③ 包含微弱模拟信号电路及高精度A/D转换电路的系统。
    应采取的抗干扰措施
    ① 能用低速芯片的,就不用高速芯片,将高速芯片用在关键地方。
    ② 可用串电阻的方法降低控制电路上升沿/下降沿跳变频率。
    ③ 尽量为继电器等提供某种形式的阻尼电路。
    ④ 使用满足系统要求的最低频率时钟。
    ⑤ 时钟产生器尽量靠近使用该时钟的元器件,石英晶体振荡器外壳接地。
    ⑥ 用地线将时钟区包围起来,尽量缩短时钟线长度。
    ⑦ I/O驱动电路尽量靠近PCB边缘,以便让其尽快离开PCB。对进入PCB的信号要加滤波电路,从高噪声区来的信号也要加滤波电路,同时,用串终端电阻的办法减小信号反射。
    ⑧ MCU无用端要接高电平或者接地,或者定义成输出端,集成电路上该接电源/地的引脚都要接电源/地,不要悬空。
    ⑨ 门电路输入端闲置不用时不要悬空。闲置不用的运算放大器正输入端接地,负输入端接输出端。
    ⑩ PCB尽量使用45°折线而不用90°折线,以减小高频信号对外的发射和耦合。
    ⑪ PCB按频率和电流开关特性分区,噪声元器件与非噪声元器件的距离应尽可能远。
    ⑫ 单面板和双面板用单点接电源和单点接地,电源线、地线应尽量粗,在经济方面能承受的条件下,可以用多层板以减小电源/地的寄生电感。
    ⑬ 时钟、总线及片选信号要远离I/O线和接插件。
    ⑭ 模拟电压输入线、参考电压端应尽量远离数字电路信号线,特别是时钟线。
    ⑮ 对A/D类期间,数字部分与模拟部分宁可统一,也不要交叉。
    ⑯ 时钟线垂直于I/O线比平行I/O线干扰小,时钟元器件引脚远离I/O电缆。
    ⑰ 尽量选用短引脚的元器件,去耦电容引脚也应尽量短。
    ⑱ 关键的线要尽量粗,并在两侧加上保护地。高速线要短且直。
    ⑲ 对噪声敏感的线应尽量粗,并在两侧加上保护地。高速线要短且直。
    ⑳ 对噪声敏感的线不要与大电流、高速开关线平行。
    ·对噪声敏感的下面不应布线。如晶振。
    ·弱信号电路、低频电路周围不要形成电流环路。
    ·任何信号都不要形成环路,若不可避免,应使环区尽量小。
    ·为每个集成电路添加一个去耦电容;每个电解电容边上都要加一个小的高频旁路电容。
    ·尽量用大容量的钽电容而不用电接点用作为电路充放电储能电容;使用管状电容时,外壳要接地。

    4. 混合信号布局

    ① 去除运算放大器下面的地平面以减小寄生电容;
    ② 每个PCB上必须至少有一层用于接地平面;
    ③ 对于一些高速信号的布线,应该在信号线的下面提供尽量多的地平面;
    ④ 越厚的覆铜越好(可减小阻抗和提高散热性能);
    ⑤ 同样的地平面必须使用多个过孔链接;
    ⑥ 在最初设计时建议将模拟地和数字地分开;
    ⑦ 要遵循混合信号期间数据手册上的建议,认真阅读数据手册,上面会有很多有用的信息(尤其是制板部分),有些内容是非常重要的;
    ⑧ 让电源的去耦电容和负载回路尽量靠近以减小噪声;
    ⑨ 要把模拟、数字和射频信号的地在一点连接。

    5. 使用过孔

    ① 合理选择过孔尺寸。
    ② 使用较薄的PCB有利于减小过孔的两种寄生参数。
    ③ PCB上的信号布线尽量不换层。
    ④ 电源和地的引脚要就近打孔,过孔和引脚之间的引线越短越好。可以考虑并联打多个过孔,以减小等效电感。
    ⑤ 在信号换层的过孔附近放置一些接地的过孔,以便为信号提供最近的回路。甚至可以在PCB上放置一些多余的接地过孔。
    ⑥ 对于密度较高的高速PCB,可以考虑使用微型过孔(6mil-)。

    6.一般布局规则

    首先了解系统原理图,必须在各个电路中划分数字、模拟、混合数字/模拟元器件,并注意各IC芯片电源和信号引脚的定位。
    初步划分数字电路、模拟电路在PCB上的布线区域,之后进行元器件放置,一般顺序是混合型器件-模拟元器件-数字元器件-旁路电容。
    混合元器件一定要放置在数字信号区域和模拟信号区域的交界之处,并注意正确的方向,即数字信号和模拟信号引脚朝向各自的不限区域。
    像参考电压Uref之类的对噪声比较敏感的信号也要远离易产生高噪声的元器件。数字元器件一般情况下尽量集中放置,可以减小线长,降低噪声。但如果是有时序要求限制的信号布线,则需要根据线长和结构进行布局的调整,具体通过仿真来确定。旁路电容需要尽量靠近芯片电源引脚的位置。在电源接口附近可以放置大容量(如47UF)的电容,保持电源稳定,降低低频噪声的干扰。

    7.电源完整性

    电源噪声起因:一是期间高速开关状态下,瞬态的交变电流过大;二是电流回路上存在的电感。同步开关噪声,谐振(随频率增加电源阻抗不断变化)及边缘效应(信号布线尽量远离边缘)。
    开关噪声信号传输带来的影响更为显著,由于地引线和平面存在寄生电感,在开关电流的作用下,会造成一定的电压波动,也就是说器件的参考地已经不再保持零电平,这样在驱动端本来要发送的低电平会出现相应的噪声波形,香味和地面噪声相同(接收端相反),而对于开关信号波形来说,会因为地噪声的影响导致信号的下降沿变缓。

    8.电容并联特性及反谐振

    	实际应用中,电容往往都是多个并联使用,
    	因为这样可以大大降低等效的ESR(寄生串联电阻)和
    	ESL(寄生串联电感),增大电容。对于n个同样之的电容来说,
    	并联使用之后,等效电容C变为nC,等效电感变为L/n,
    	等效ESR变为R/n,但谐振频率不变。
    

    高速PCB布线对电容处理要求
    减小电容引线的长度,使用宽的连线,电容尽量靠近期间,并直接和电源引脚相连,降低电容的高度(使用标贴型电容),电容之间不要共用过孔,可以考虑打多个过孔接电源/地,电容的过孔尽量靠近焊盘(能打在焊盘上最佳)。

    展开全文
  • 随着信号上升沿时间的减小,信号频率的提高,电子产品的EMI问题,也来越受到电子工程师的关注。 ...高速PCB设计的成功,对EMI的贡献越来越受到重视,几乎60%的EMI问题可以通过高速PCB来控制解决。
  • PCB布线规则大全

    2020-08-26 08:16:44
    1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。
  • pcb布线规则中,有一条“关键信号线优先”的原则,即电源、摸拟信号、高速信号、时钟信号、差分信号和同步信号等关键信号优先布线。接下来,我们不妨就来详细了解下这些关键信号的布线要求。   ...
  • PCB布线规则中,有一条“关键信号线优先”的原则,即电源、摸拟信号、高速信号、时钟信号、差分信号和同步信号等关键信号优先布线。接下来,我们不妨就来详细了解下这些关键信号的布线要求。 模拟信号布线...
  • PCB布线规则中,有一条“关键信号线优先”的原则,即电源、摸拟信号、高速信号、时钟信号、差分信号和同步信号等关键信号优先布线。接下来,我们不妨就来详细了解下这些关键信号的布线要求。 模拟信号布线...
  • DDR电路的PCB布线规则

    千次阅读 2019-06-24 22:10:23
    正是有了ODT功能,DDR内存在PCB布线的时候 数据线不需要进行端接匹配处理,因为内存芯片内部集成了端接电阻 。 三、DDR信号线分组: 将DDR布线的信号进行分组,可以分为 时钟线 、 地址线 、 命令控制线 、 数据...

    一、DDR电源:DDR一般需要3种电源,分别为:VDDQVREFVTT。其中VTT和VREF的电平是一样的,为VDDQ电平的一半。VREF消耗的电流很小,可以通过分压电阻网络从VDDQ分压得到;而VTT是端接电源,电流会比较大,能达到百毫安级别,如果使用分压电阻功耗消耗过大,因此需要单独的DDR电源调节器芯片来生成VTT。VTT端接电源线的过流能力需要考虑周到,尽量加粗VTT的电源线以增强其载流能力。


    二、DDR终端匹配:ODT为内部核心终结引脚,从DDR2开始内存内部集成了终结电阻器,把原来在主板上的终结电路移植到了内存芯片内部。当内存芯片处于写数据状态时,此时内存颗粒是接收端,需要端接匹配电阻,因此需要打开ODT功能;同理当内存芯片处于读数据状态时,此时内存颗粒是发送端,不需要端接电阻,因此需要关闭ODT功能。正是有了ODT功能,DDR内存在PCB布线的时候数据线不需要进行端接匹配处理,因为内存芯片内部集成了端接电阻


    三、DDR信号线分组:将DDR布线的信号进行分组,可以分为时钟线地址线命令控制线数据线四部分。

    (1)、时钟线的布线规则:为高速差分信号线,按照差分布线规则进行布线,而且需要在接收端进行阻抗匹配。

    (2)、地址线与命令控制线布线规则:地址和命令信号线要进行端接匹配,通过匹配电阻接端接电源VTT。

    (3)、数据线布线规则:数据线由于采用了ODT技术,因此不需要外部进行端接匹配。

    另外需要注意的是:对于时钟线、地址线、命令控制线和数据线,对等长布线要求较高,除了每一组信号线内部要求等长布线以外,还要保持时钟线、地址线和数据线等组间信号线尽量保持等长。尽量保持同组信号线保持在同层,避免跨层布线。对于差分信号线,为了避免信号间的串扰,要使用3W原则进行布线。除此之外,为了使DDR电路具备完整的参考地平面和电源平面,因此在DDR保护区内不得出现与DDR无关的信号且信号走线的参考平面不能中断。DDR的PCB单端走线阻抗一般控制为50欧,差分走线阻抗一般控制为100欧。对于多块DDR芯片的布局布线,根据菊花链的拓扑结构进行布置即可。


    四、DDR时序同步:作为源同步系统的DDR电路设计来说,时序控制至关重要,共有三组时序设计要求如下:

    (1)、DQ和DQS的等长关系:所有数据线DQ参考DQS的差分线等长,DQS差分线误差控制在5mil,所有数据线误差控制在DQS目标长度的15mil。

    (2)、时钟CLK和地址线、命令控制线的等长关系:所有地址和命令控制线参考差分时钟线CLK等长,所有地址和命令控制线误差控制在时钟CLK目标长度的50mil。

    (3)、时钟CLK和DQS线的等长关系:对于DDR2来说,时钟CLK和DQS线的时序关系是松散的时序关系,它们之间的时序参数为,一般控制在100mil即可,但是在DDR3中,时钟CLK和DQS线的时序没有严格要求。

     

    展开全文
  • PCB布线与布局隔离准则:强弱电流隔离、大小电压隔离,高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离,分界标准为相差一个数量级。隔离方法包括:空间远离、地线隔开。 晶振要尽量靠近IC,且布线要较...
  • 本文介绍了高速PCB信号走线的九条规则
  • 这就是差分信号对高速信号如此有效的原因,也是它用于快速串行总线和双倍数据率存储器的原因。  在差分线对中,正负两边都必须始终在相同的环境下沿着传输路径传送。正负两边必须紧靠在一起,以使正负信号经由这些...
  • PCB布局布线规则

    万次阅读 多人点赞 2018-07-17 20:50:24
     对于初画PCB的人来说,当把原理图中封装信息... 1 一般布局PCB,我们会遵循“先大后小,先难后易”的布置原则,也就是说我们一般先去布局重要单元电路,以及核心器件,比如MCU最小系统、高频高速模块电路,这些...
  • 这就是差分信号对高速信号如此有效的原因,也是它用于快速串行总线和双倍数据率存储器的原因。  在差分线对中,正负两边都必须始终在相同的环境下沿着传输路径传送。正负两边必须紧靠在一起,以使正负信号经由这些...
  • 一、布局元器件布局的10条规则:1. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局.2. 布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件.3...
  • PCB布线指南.zip

    2021-04-08 20:31:20
    介绍高速信号,混合信号,微弱信号的布线规则,共116页,为本人看后认为较好的一部PPT
  • DLP350芯片,高速信号有两部分,一个是HDMI部分,一个是DMD信号部分。对阻抗匹配,长度,等长,有较严格要求。
  • 这就是差分信号对高速信号如此有效的原因,也是它用于快速串行总线和双倍数据率存储器的原因。  在差分线对中,正负两边都必须始终在相同的环境下沿着传输路径传送。正负两边必须紧靠在一起,以使正负信号经由这些...
  • 这就是差分信号对高速信号如此有效的原因,也是它用于快速串行总线和双倍数据率存储器的原因。  在差分线对中,正负两边都必须始终在相同的环境下沿着传输路径传送。正负两边必须紧靠在一起,以使正负信号经由这些...
  • 高速PCB布线技巧

    2021-04-11 10:31:59
    PCB的设计 设计高速系统并不仅仅需要高速元件,更需要天才和仔细的设计方案。设备模拟方面的重要性与数字方面是一样的。在高速系统中,噪声问题是一个最基本的考虑。...本文介绍PCB规划、布局和布线的设计技巧和要
  • VGA PCB布局布线要点

    2022-04-11 14:04:45
    R、G、B信号(模拟信号)远离其它信号,尤其是高速信号; R、G、B信号之间的安全距离一般设为20mil,都需要加粗,并包地处理; R、G、B信号如果需要换层处理,需要在过孔的旁边增加回流过孔。 ...
  • altium designer PCB布线规则

    千次阅读 2017-07-02 09:31:17
    一般PCB基本设计流程如下:前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。 一般布局按如下原则进行:  ①. 按电气性能合理分区,一般分为:数字电路区(即怕干扰、又...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,866
精华内容 746
关键字:

高速信号pcb布线规则

友情链接: m_2q0p67.zip