精华内容
下载资源
问答
  • 全志V3s硬件设计指南 PART 1: Schematic Design GUIde PART 2: PCB layout guide CPU: 1. UART2调试请保留测试点。 2. GPIO分配请按照标案图进行,切勿随意调整。如确需调整,请与FAE沟通。 DRAM: 1. V3s支集成...

    全志V3s硬件设计指南
    PART 1: Schematic Design GUIde
    PART 2: PCB layout guide

    CPU:
    1. UART2调试请保留测试点。
    2. GPIO分配请按照标案图进行,切勿随意调整。如确需调整,请与FAE沟通。

    DRAM:
    1. V3s支集成32M*16bit DDR2,供电电压为1.8V。
    2. 主控ZQ PIN接240R-1%精度的下拉到地电阻,靠近地摆放。

    power
    1. 电感感量为4.7uH,注意饱和电流要符合最大电流需求,直流电阻小于100毫欧。
    2. 根据LDO3输出电压选择LDO3IN的输入电压。
    3. R10需根据实际充电电流大小规格调整阻值,例如R10修改为100mR,充电电流为30mR时的3/10。

    camera:
    1. Camera AVDD/DVDD/IOVDD 3路供电电压必须符合sensor规定范围。
    2. VCC-PE、mipi-IOVCC和VCC-LCD 3路电必须共用一路电。
    3. MCLK上必须增加33R电阻以及到地的NC电容位用于提高摄像头的兼容性以及降低时钟信号的EMI辐射。
    4. 检查摄像头模组的PIN定义,是否与插座一致。特别需要注意一般24PIN插座有上接触或下接触可选择,检查模组金手指接触面的方向。
    5. Camera的I2C控制需要使用CSI自带的TWI,不要随意使用系统的TWI

     

    文章来源:一牛网论坛

    文件下载地址:http://bbs.16rd.com/thread-479132-1-1.html

    展开全文
  • 全志V3S,TF卡制作

    2021-04-07 11:37:59
    全志V3S,TF卡制作
  • 全志V3s数据手册

    2018-01-10 17:22:12
    全志V3s数据手册 CPU • ARM Cortex™-A7 Memory • Integrated 64MB DRAM
  • 全志v3s 原理图 sdk

    热门讨论 2016-09-12 14:09:58
    全志v3s 原理图参考设计, 淘宝买来的 https://item.taobao.com/item.htm?spm=a230r.1.14.28.lcFjkE&id=536048801477&ns=1&abbucket=16#detail
  • 全志V3S官方开发板的原理图工程源文件V3S_CDR_STD_V1_0_20150514.DSN
  • 全志V3S原厂原理图、原理图库,荔枝派zero适用
  • 全志V3S平台可用,busybox提取的tftp,直接放到external目录下。
  • 全志V3S 方案的一个PCB文件共享,PADS VX2格式。只有PCB文件。没有原理图。
  • 全志V3s原理图PCB及相关开发资料

    热门讨论 2018-01-24 14:58:37
    自己画的4层板,全志V3S,供参考,基本画完了,还差个spi flash。有中文版手册
  • 全志V3S裸机启动

    千次阅读 2020-08-16 07:44:43
    全志v3s裸机启动需要初始化堆栈,需要使用汇编代码,这个是从NXP官方例程中借鉴进行修改的,启动后先关闭中断,cache,mmu等,然后初始化堆栈指针,3个不同状态下的堆栈,中断模式,SVC模式,正常模式下的堆栈。...

    全志v3s裸机启动需要初始化堆栈,需要使用汇编代码,这个是从NXP官方例程中借鉴进行修改的,启动后先关闭中断,cache,mmu等,然后初始化堆栈指针,3个不同状态下的堆栈,中断模式,SVC模式,正常模式下的堆栈。

    我是使用IAR进行开发的,这个.S文件只能用于IAR.

    //startup.s

    
            MODULE  ?cstartup
    
            ;; Forward declaration of sections.
            SECTION CSTACK:DATA:NOROOT(3)
            SECTION IRQ_STACK:DATA:NOROOT(3)
            SECTION SVC_STACK:DATA:NOROOT(3)
    
            SECTION .intvec:CODE:NOROOT(2)
    
            PUBLIC  __vector_table
            
            
    
            DATA
    
    __vector_table
            ARM
            LDR     PC, Reset_Word           ; Reset
            LDR     PC, Undefined_Word       ; Undefined instructions
            LDR     PC, SVC_Word             ; Supervisor Call
            LDR     PC, PrefAbort_Word       ; Prefetch abort
            LDR     PC, DataAbort_Word       ; Data abort
            DCD     0                        ; RESERVED
            LDR     PC, IRQ_Word             ; IRQ interrupt
            LDR     PC, FIQ_Word             ; FIQ interrupt
    
            DATA
    
    Reset_Word      DCD   __iar_program_start           ;复位地址
    Undefined_Word  DCD   Undefined_Handler             ;未定义指令异常
    SVC_Word        DCD   SVC_Handler                   ;软件中断,管理模式
    PrefAbort_Word  DCD   PrefAbort_Handler             ;中止预取模式
    DataAbort_Word  DCD   DataAbort_Handler             ;中止数据模式
    Reserve_Word    DCD   0                             ;保留
    IRQ_Word        DCD   IRQ_Handler                   ;中断模式
    FIQ_Word        DCD   FIQ_Handler                   ;快速中断模式
    
    ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
    ;;
    ;; Default interrupt handlers.
    ;;
            PUBLIC  __iar_program_start
            SECTION .text:CODE:REORDER:NOROOT(2)
    
            REQUIRE __vector_table
            EXTERN  __cmain
            EXTERN  SystemInit
            EXTERN __iar_data_init3
            
    VFPEnable                           EQU        (0x40000000) ;VFP使能设置
            
            ARM
    
    __iar_program_start
            CPSID   I                         ; Mask interrupts
    
            ; Reset SCTLR Settings
            MRC     P15, 0, R0, C1, C0, 0     ; Read CP15 System Control register
            BIC     R0,  R0, #(0x1 << 12)     ; Clear I bit 12 to disable I Cache
            BIC     R0,  R0, #(0x1 <<  2)     ; Clear C bit  2 to disable D Cache
            BIC     R0,  R0, #0x2             ; Clear A bit  1 to disable strict alignment
            BIC     R0,  R0, #(0x1 << 11)     ; Clear Z bit 11 to disable branch prediction
            BIC     R0,  R0, #0x1             ; Clear M bit  0 to disable MMU
            MCR     P15, 0, R0, C1, C0, 0     ; Write value back to CP15 System Control register
    
            ; Set up stack for IRQ, System/User and Supervisor Modes
            ; Enter IRQ mode
            CPS     #0x12
            LDR     SP, =SFE(IRQ_STACK)     ; Set up IRQ handler stack
    
            ; Enter System mode
            CPS     #0x1F
            LDR     SP, =SFE(CSTACK)     ; Set up System/User Mode stack
    
            ; Enter Supervisor mode
            CPS     #0x13
            LDR     SP, =SFE(SVC_STACK)     ; Set up Supervisor Mode stack
    
            LDR     R0, =SystemInit
            BLX     R0
            
            CPSIE   I                    ; Unmask interrupts
    
            
            ; Application runs in Supervisor mode
            LDR     R0, =__cmain
            BX      R0
    
            PUBWEAK Undefined_Handler
            PUBWEAK SVC_Handler
            PUBWEAK PrefAbort_Handler
            PUBWEAK DataAbort_Handler
            PUBWEAK IRQ_Handler
            PUBWEAK FIQ_Handler
            SECTION .text:CODE:REORDER:NOROOT(2)
    
            EXTERN  SystemIrqHandler
    
            ARM
    
    Undefined_Handler
            B .     ; Undefined instruction at address LR-Off (Off=4 in ARM mode and Off=2 in THUMB mode)
    
    SVC_Handler
            B .     ; Supervisor call from Address LR
    
    PrefAbort_Handler
            B .     ; Prefetch instruction abort at address LR-4
    
    DataAbort_Handler
            B .     ; Load data abort at instruction address LR-8
    
    IRQ_Handler
            PUSH    {LR}                         ; Save return address+4
            PUSH    {R0-R3, R12}                 ; Push caller save registers
    
            MRS     R0, SPSR                     ; Save SPRS to allow interrupt reentry
            PUSH    {R0}
    
            MRC     P15, 4, R1, C15, C0, 0       ; Get GIC base address
            ADD     R1, R1, #0x2000              ; R1: GICC base address
            LDR     R0, [R1, #0xC]               ; R0: IAR 读取IAR寄存器,获取中断源
    
            PUSH    {R0, R1}
    
            CPS     #0x13                        ; Change to Supervisor mode to allow interrupt reentry
    
            PUSH    {LR}                         ; Save Supervisor LR
            LDR     R2, =SystemIrqHandler
            BLX     R2                           ; Call SystemIrqHandler with param IAR
            POP     {LR}
    
            CPS     #0x12                        ; Back to IRQ mode
    
            POP     {R0, R1}
    
            STR     R0, [R1, #0x10]              ; Now IRQ handler finished: write to EOIR
    
            POP     {R0}
            MSR     SPSR_CXSF, R0
    
            POP     {R0-R3, R12}
            POP     {LR}
            SUBS    PC, LR, #4
    
    FIQ_Handler
            B .     ; Unexpected FIQ
    
            END
    

    上面代码完成了初始化堆栈以及中断向量入库等操作,SystemIrqHandler函数报错可以自己随便实现一个即可,保留为空,这个是后面使用中断时会用得上,函数原型为 void SystemIrqHandler(int irq);

    上面的代码中没有指定IRAM IROM 中断向量表其实地址,堆栈大小,这几个参数要修改.icf文件,将一下的代码保存到工程目录下,名称为v3s.icf文件。

    //v3s.icf

    /*###ICF### Section handled by ICF editor, don't touch! ****/
    /*-Editor annotation file-*/
    /* IcfEditorFile="$TOOLKIT_DIR$\config\ide\IcfEditor\a_tz_hyp_v1_1.xml" */
    /*-Specials-*/
    define symbol __ICFEDIT_intvec_start__ = 0x41000000;
    /*-Memory Regions-*/
    define symbol __ICFEDIT_region_IROM1_start__ = 0x41000000;
    define symbol __ICFEDIT_region_IROM1_end__   = 0x41FFFFFF;
    define symbol __ICFEDIT_region_IROM2_start__ = 0x0;
    define symbol __ICFEDIT_region_IROM2_end__   = 0x0;
    define symbol __ICFEDIT_region_EROM1_start__ = 0x0;
    define symbol __ICFEDIT_region_EROM1_end__   = 0x0;
    define symbol __ICFEDIT_region_EROM2_start__ = 0x0;
    define symbol __ICFEDIT_region_EROM2_end__   = 0x0;
    define symbol __ICFEDIT_region_EROM3_start__ = 0x0;
    define symbol __ICFEDIT_region_EROM3_end__   = 0x0;
    define symbol __ICFEDIT_region_IRAM1_start__ = 0x40000000;
    define symbol __ICFEDIT_region_IRAM1_end__   = 0x40FFFFFF;
    define symbol __ICFEDIT_region_IRAM2_start__ = 0x0;
    define symbol __ICFEDIT_region_IRAM2_end__   = 0x0;
    define symbol __ICFEDIT_region_ERAM1_start__ = 0x0;
    define symbol __ICFEDIT_region_ERAM1_end__   = 0x0;
    define symbol __ICFEDIT_region_ERAM2_start__ = 0x0;
    define symbol __ICFEDIT_region_ERAM2_end__   = 0x0;
    define symbol __ICFEDIT_region_ERAM3_start__ = 0x0;
    define symbol __ICFEDIT_region_ERAM3_end__   = 0x0;
    /*-Sizes-*/
    define symbol __ICFEDIT_size_cstack__   = 0x0400;
    define symbol __ICFEDIT_size_svcstack__ = 0x400;
    define symbol __ICFEDIT_size_irqstack__ = 0x400;
    define symbol __ICFEDIT_size_fiqstack__ = 0x200;
    define symbol __ICFEDIT_size_undstack__ = 0x200;
    define symbol __ICFEDIT_size_abtstack__ = 0x200;
    define symbol __ICFEDIT_size_monstack__ = 0x0;
    define symbol __ICFEDIT_size_hypstack__ = 0x0;
    define symbol __ICFEDIT_size_heap__     = 0x0400;
    /**** End of ICF editor section. ###ICF###*/
    
    define memory mem with size = 4G;
    define region IROM_region   =   mem:[from __ICFEDIT_region_IROM1_start__ to __ICFEDIT_region_IROM1_end__]
                                  | mem:[from __ICFEDIT_region_IROM2_start__ to __ICFEDIT_region_IROM2_end__];
    define region EROM_region   =   mem:[from __ICFEDIT_region_EROM1_start__ to __ICFEDIT_region_EROM1_end__]
                                  | mem:[from __ICFEDIT_region_EROM2_start__ to __ICFEDIT_region_EROM2_end__]
                                  | mem:[from __ICFEDIT_region_EROM3_start__ to __ICFEDIT_region_EROM3_end__];
    define region IRAM_region   =   mem:[from __ICFEDIT_region_IRAM1_start__ to __ICFEDIT_region_IRAM1_end__]
                                  | mem:[from __ICFEDIT_region_IRAM2_start__ to __ICFEDIT_region_IRAM2_end__];
    define region ERAM_region   =   mem:[from __ICFEDIT_region_ERAM1_start__ to __ICFEDIT_region_ERAM1_end__]
                                  | mem:[from __ICFEDIT_region_ERAM2_start__ to __ICFEDIT_region_ERAM2_end__]
                                  | mem:[from __ICFEDIT_region_ERAM3_start__ to __ICFEDIT_region_ERAM3_end__];
    
    define block CSTACK    with alignment = 8, size = __ICFEDIT_size_cstack__   { };
    define block SVC_STACK with alignment = 8, size = __ICFEDIT_size_svcstack__ { };
    define block IRQ_STACK with alignment = 8, size = __ICFEDIT_size_irqstack__ { };
    define block FIQ_STACK with alignment = 8, size = __ICFEDIT_size_fiqstack__ { };
    define block UND_STACK with alignment = 8, size = __ICFEDIT_size_undstack__ { };
    define block ABT_STACK with alignment = 8, size = __ICFEDIT_size_abtstack__ { };
    define block MON_STACK with alignment = 8, size = __ICFEDIT_size_monstack__ { };
    define block HYP_STACK with alignment = 8, size = __ICFEDIT_size_hypstack__ { };
    define block HEAP      with alignment = 8, size = __ICFEDIT_size_heap__     { };
    
    do not initialize  { section .noinit };
    initialize by copy { readwrite };
    if (isdefinedsymbol(__USE_DLIB_PERTHREAD))
    {
      // Required in a multi-threaded application
      initialize by copy with packing = none { section __DLIB_PERTHREAD };
    }
    
    place at address mem:__ICFEDIT_intvec_start__ { readonly section .intvec };
    
    place in IROM_region  { readonly };
    place in EROM_region  { readonly section application_specific_ro };
    place in IRAM_region  { readwrite,
                            block CSTACK, block SVC_STACK, block IRQ_STACK, block FIQ_STACK,
                            block UND_STACK, block ABT_STACK, block MON_STACK, block HYP_STACK, block HEAP };
    place in ERAM_region  { readwrite section application_specific_rw };
    

    其中__ICFEDIT_intvec_start__ 是中断向量位置

    __ICFEDIT_region_IROM1_start__ ROM开始位置,就是代码下载位置

    __ICFEDIT_region_IROM1_start__ RAM开始位置

    我的代码里面已经使用了外部SDRAM,所以地址是0x40000000开始的位置了,你如果使用的时候还没使用到SDRAM(后面文章会教你如何使用),就使用内部SRAM作为ROM与RAM即可,比如使用

     

    SRAM A1作为RAM SRAM C作为ROM即可

    define symbol __ICFEDIT_intvec_start__ = 0x4000;
    
    define symbol __ICFEDIT_region_IROM1_start__ = 0x4000;
    define symbol __ICFEDIT_region_IROM1_end__   = 0xEFFF;
    
    define symbol __ICFEDIT_region_IRAM1_start__ = 0x0000;
    define symbol __ICFEDIT_region_IRAM1_end__   = 0x3FFF;
    
    define symbol __ICFEDIT_size_cstack__   = 0x0400;
    define symbol __ICFEDIT_size_svcstack__ = 0x400;
    define symbol __ICFEDIT_size_irqstack__ = 0x400;

     上面这个是使用内部SRAM需要修改的地方,最底部3个就是堆栈大小,根据需要设置。

    .icf文件修改好后,在设置里面 linker->config 里面勾选 Override default 然后添加刚刚那个icf文件。

    实现一个简单的main函数,即可开始裸机运行了。

     

    CPU配置选择Cortex A7,这里开启了浮点运算VFP,需要在ARM中使用汇编开启,上面的启动文件中有个SystemInit()函数,先实现一个空的,后面例程里面会提供这个SystemInit(),这个主要用来初始化VFP,关闭MMU,开启cache等操作,开始时不要用浮点运算就行。

     

    展开全文
  • 全志V3S学习笔记(二)PCF8563 文章目录全志V3S学习笔记(二)PCF8563内核修改 内核修改 修改/linux-zero-5.2.y/arch/arm/boot/dts/sun8i-v3s-licheepi-zero.dts文件 用gedit打开 找到i2c0,加入 rtc@51 { ...

    全志V3S学习笔记(二)PCF8563


    内核修改

    修改/linux-zero-5.2.y/arch/arm/boot/dts/sun8i-v3s-licheepi-zero.dts文件
    用gedit打开在这里插入图片描述
    找到i2c0,加入

            rtc@51 {
            compatible = "nxp,pcf8563";
            reg = <0x51>;
        };
    
    make ARCH=arm menuconfig
    

    Device Drivers—>
    Real Time Clock—>
    <*> Philips PCF8563/Epson RTC8564
    如果要把PCF8563作为RTC0并作为系统时钟,把下面的Allwinner A31 RTC取消即可

    make ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- -j2
    

    启动开发板后:
    先执行: date -s 2021.03.23-00:00:00
    再执行 hwclock -w --rtc /dev/rtc1


    RTC函数讲解及代码.

    展开全文
  • 全志V3S学习笔记(一)sd卡制作 文章目录全志V3S学习笔记(一)sd卡制作准备工作一、交叉编译器安装二、uboot安装三. kernel内核四、根文件系统五、SD卡制作六、整合内核拷贝根文件系统解压uboot写入参考 准备工作...
  • 全志V3S主控 licheepi zero 玩法

    千次阅读 2019-06-23 14:19:46
    最近公司在使用v3s作为主控开发产品,作为新手也买了一块全志V3S主控的开发板,在玩开发板的过程中,做个笔记,方便自己后期得查阅。 http://120.76.137.37/mybb/forumdisplay.php?fid=14 ...
  • 全志V3S挖坑填坑-Gparted安装后打不开(系列二)系列链接系列一:[全志V3S挖坑填坑-环境配置]()系列二:[全志V3S挖坑填坑-Gparted安装后打不开]()系列三:[]()系列四:[]()一、参考网址问题一:Gparted安装后打不开1...
  • 系列一:全志V3S挖坑填坑-环境配置 系列二: 系列三: 系列四: 一、参考网址 荔枝派Zero指南 荔枝派Zero: 震惊!从未见过如此精思巧构之Pi! 荔枝派Zero V3s开发板入坑记录 (TF/SD卡启动)(主线Linux,主线u-boot) ...
  • 目录全志V3s简介板子介绍全志芯片的USB下载模式:fel模式sunxi-fel的操作 全志V3s简介 SPI Flash 系统编译 板子介绍 上图使用的是荔枝派 zero 上面焊接了一个 芯天下的Nor Flash型号为:XT25F128B也就是16MByte。 ...
  • 全志V3S挖坑填坑-u-boot编译:fatal error: curses.h(系列三)系列链接系列一:[全志V3S挖坑填坑-环境配置]()系列二:[全志V3S挖坑填坑-Gparted安装后打不开]()系列三:[全志V3S挖坑填坑-u-boot编译:fatal error: ...
  • 全志V3S学习笔记(三)CODEC的使用(声音播放功能) 文章目录全志V3S学习笔记(三)CODEC的使用(声音播放功能)下载alsa-lib和alsa-utils1.编译alsa-lib2.编译alsa-utils3.把文件拷贝到开发板在开发板上ls -l /dev/...
  • 全志V3S(荔枝派zero)学习购买到的硬件声明一下用的主线Uboot + 主线linuxUboot 编译与烧录烧录TF卡之前需要分区,安装GParted后如下分区全志sunxi-tools烧录工具安装下载编译Uboot写入并编译bootargs引导参数编译...
  • 全志 V3S, ARM Cortex-A7, 最高 1.2GHz 内存及存储 集成 64MB DDR2预留 SOP8 SPI Flash 焊盘(可定制贴片 8~32MB SPI Nor Flash,128MB Nand Flash)板载 半槽 TF 卡座,可 TF 启动 显示 通用 40P
  • 全志V3S 驱动OV2640 OV7725把图像显示到LCD屏上 文章目录全志V3S 驱动OV2640 OV7725把图像显示到LCD屏上一、设备树添加摄像头驱动二、摄像头编译到内核三、编译重启查看启动log是否正常1.OV7725启动2.OV2640启动四、...
  • 全志V3S自带64MB内部DDR II RAM,但是官方手持上面没有任何信息,不知道如何操作,通过查找xboot以及uboot代码,找到了初始化代码,很复杂。 //dram.c /*******************************************************...
  • 全志V3S中文版datasheet

    2021-04-17 09:02:22
    用原版的英文datasheet,通过强大的翻译狗翻译的,质量非常高 用原版的英文datasheet,通过强大的翻译狗翻译的,质量非常高
  • (系列五)系列链接系列一:[全志V3S挖坑填坑-环境配置]()系列二:[全志V3S挖坑填坑-Gparted安装后打不开]()系列三:[全志V3S挖坑填坑-u-boot编译:fatal error: curses.h]()系列四:[全志V3S挖坑填坑-u-boot编
  • 嵌入式Linux–全志V3s–NOR Flash的使用(一) 一、上电失败 在嵌入式Linux–全志V3s–NOR Flash的使用(一)详细的描述了所有的操作,但是最后还是上电失败!打印信息如下: U-Boot SPL 2017.01-rc2-00073-gdd6e...
  • (系列四)系列链接系列一:[全志V3S挖坑填坑-环境配置]()系列二:[全志V3S挖坑填坑-Gparted安装后打不开]()系列三:[全志V3S挖坑填坑-u-boot编译:fatal error: curses.h]()系列四:[全志V3S挖坑填坑-u-boot编译:*...
  • 全志V3S上编译OpenCV的详细过程这里不再赘述, 网上很多教程, 我参考的是下面这个博客: https://blog.csdn.net/u014525760/article/details/78737379 写的很好, 可参考, 下面说说移植过程出现的一个问题是上面...
  • Blueberry PI开源地址:https://github.com/petit-miner/Blueberry-PI蓝莓PI我设计了这块PCB,因为这款SoC的功率非常低,功耗非常低,再加上它的显示功能,它...蓝莓PI:•SoC Allwinner V3s:- ARM Cortex-A7 @ 1.2...

空空如也

空空如也

1 2 3 4 5 ... 14
收藏数 269
精华内容 107
关键字:

全志v3s