精华内容
下载资源
问答
  • 芯片流程设计

    2018-07-28 13:06:37
    完整的芯片开发流程,适合了解整个芯片行业的人员参与和学习
  • 前端设计的主要流程:1、 规格制定芯片规格: 芯片需要达到的具体功能和性能方面的要求2、 详细设计就是根据规格要求,实施具体架构,划分模块功能。3、 HDL编码使用硬件描述语言(vhdl Verilog hdl )将功能以代码的...

    b20485345320e6b21b883a684cd1df85.png

    前端设计的主要流程:

    1、 规格制定

    芯片规格: 芯片需要达到的具体功能和性能方面的要求

    2、 详细设计

    就是根据规格要求,实施具体架构,划分模块功能。

    3、 HDL编码

    使用硬件描述语言(vhdl Verilog hdl )将功能以代码的形式描述实现。换句话也就是说将实际的硬件电路功能通过HDL语言描述起来,形成RTL代码(使用cadence软件)

    4、 仿真验证

    仿真验证就是检验编码设计的正确性,仿真验证工具Mentor公司的Modelsim,Synopsys的VCS,还有Cadence的NC-Verilog均可以对RTL级的代码进行设计验证?(使用Cadence或Modelsim或Synopsys的VCS等软件)

    5、 STA

    Static Timing Analysis(STA),静态时序分析,属于验证范畴,它主要是在时序上对电路进行验证,检查电路是否存在建立时间(setup time)和保持时间(hold time)的违例(violation)。一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的,所以以寄存器为基础的数字芯片功能肯定会出现问题。(Synopsys的Prime Time)

    6、 形式验证

    是验证范畴,它是从功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。(形式验证工具有Synopsys的Formality)

    从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路

    Backend design flow后端设计流程:

    1、DFT

    Design ForTest,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。关于DFT,有些书上有详细介绍,对照图片就好理解一点。(DFT工具Synopsys的DFT Compiler)

    2、布局规划(FloorPlan)

    布局规划就是放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,如IP模块,RAM,I/O引脚等等。布局规划能直接影响芯片最终的面积。(工具为Synopsys的Astro)

    3、CTS

    Clock Tree Synthesis,时钟综合,简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。CTS工具,(Synopsys的Physical Compiler)

    4、布线(Place & Route)

    这里的布线是指普通信号布线了,包括各种标准单元(基本逻辑门电路)之间的走线。比如我们平常听到的0.13um工艺,或者说90nm工艺,实际上就是这里金属布线可以达到的最小宽度,从微观上看就是MOS管的沟道长度。(工具Synopsys的Astro)

    5、寄生参数提取

    由于导线本身存在的电阻,相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。(工具Synopsys的Star-RCXT)

    6、版图物理验证

    对完成布线的物理版图进行功能和时序上的验证,验证项目很多,如LVS(Layout Vs Schematic)验证,简单说,就是版图与逻辑综合后的门级电路图的对比验证;DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求,ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气规则违例;等等。工具为Synopsys的Hercules实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题。物理版图验证完成也就是整个芯片设计阶段完成。

    7、物理版图以GDSII的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路,

    8、再进行封装和测试。

    注释:(1)VCS是编译型Verilog模拟器 简称VCS.

    (2)Design Compiler为Synopsys公司逻辑合成工具,简称DC

    (3) IC Compiler是Synopsys新一代布局布线系统(Astro是前一代布局布线系统).简称ICC

    (4)PrimeTime是针对复杂、百万门芯片进行全芯片、门级静态时序分析的工具。简称PT.

    (5)HerculesTM可以进行层次化的物理层验证,以确保版图与芯片的一致性

    (6)Star-RCXT是电子设计自动化(EDA)领域内寄生参数提取解决方案的黄金标准

    (7)Synopsys 的LEDA是一种可编程代码设计规则检查器,它提供全芯片级混合语言(Verilog和 VHDL)处理能力,从而加快了复杂的SOC设计的开发

    (8)Formality是一种等效性检测工具,采用形式验证的技术来判断一个设计的两个版本在功能上是否等效,简称FM.

    DRC要验证的对象是版图,我们的版图一般是通过两种方法得到的。一种是用virtuoso等版图编辑工具手工绘制。这在模拟设计中较为普遍。另一种是用Cadence的SE等自动布局布线工具(APR)由网表文件自动产生。

    国软检测 芯片失效分析微信13488683602

    展开全文
  • 前端设计的主要流程:1、 规格制定芯片规格: 芯片需要达到的具体功能和性能方面的要求2、 详细设计就是根据规格要求,实施具体架构,划分模块功能。3、 HDL编码使用硬件描述语言(vhdl Verilog hdl )将功能以代码的...

    3ce98cd956db2e8f6317950c29ac9020.png

    18ce14793af512fee82b92b676089182.png

    前端设计的主要流程:

    1、 规格制定

    芯片规格: 芯片需要达到的具体功能和性能方面的要求

    2、 详细设计

    就是根据规格要求,实施具体架构,划分模块功能。

    3、 HDL编码

    使用硬件描述语言(vhdl Verilog hdl )将功能以代码的形式描述实现。换句话也就是说将实际的硬件电路功能通过HDL语言描述起来,形成RTL代码(使用cadence软件)

    4、 仿真验证

    仿真验证就是检验编码设计的正确性,仿真验证工具Mentor公司的Modelsim,Synopsys的VCS,还有Cadence的NC-Verilog均可以对RTL级的代码进行设计验证?(使用Cadence或Modelsim或Synopsys的VCS等软件)

    5、 STA

    Static Timing Analysis(STA),静态时序分析,属于验证范畴,它主要是在时序上对电路进行验证,检查电路是否存在建立时间(setup time)和保持时间(hold time)的违例(violation)。一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的,所以以寄存器为基础的数字芯片功能肯定会出现问题。(Synopsys的Prime Time)

    6、 形式验证

    是验证范畴,它是从功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。(形式验证工具有Synopsys的Formality)

    从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路

    Backend design flow后端设计流程:

    1、DFT

    Design ForTest,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。关于DFT,有些书上有详细介绍,对照图片就好理解一点。(DFT工具Synopsys的DFT Compiler)

    2、布局规划(FloorPlan)

    布局规划就是放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,如IP模块,RAM,I/O引脚等等。布局规划能直接影响芯片最终的面积。(工具为Synopsys的Astro)

    3、CTS

    Clock Tree Synthesis,时钟综合,简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。CTS工具,(Synopsys的Physical Compiler)

    4、布线(Place & Route)

    这里的布线是指普通信号布线了,包括各种标准单元(基本逻辑门电路)之间的走线。比如我们平常听到的0.13um工艺,或者说90nm工艺,实际上就是这里金属布线可以达到的最小宽度,从微观上看就是MOS管的沟道长度。(工具Synopsys的Astro)

    5、寄生参数提取

    由于导线本身存在的电阻,相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。(工具Synopsys的Star-RCXT)

    6、版图物理验证

    对完成布线的物理版图进行功能和时序上的验证,验证项目很多,如LVS(Layout Vs Schematic)验证,简单说,就是版图与逻辑综合后的门级电路图的对比验证;DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求,ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气规则违例;等等。工具为Synopsys的Hercules实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题。物理版图验证完成也就是整个芯片设计阶段完成。

    7、物理版图以GDSII的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路,

    8、再进行封装和测试。

    注释:(1)VCS是编译型Verilog模拟器 简称VCS.

    (2)Design Compiler为Synopsys公司逻辑合成工具,简称DC

    (3) IC Compiler是Synopsys新一代布局布线系统(Astro是前一代布局布线系统).简称ICC

    (4)PrimeTime是针对复杂、百万门芯片进行全芯片、门级静态时序分析的工具。简称PT.

    (5)HerculesTM可以进行层次化的物理层验证,以确保版图与芯片的一致性

    (6)Star-RCXT是电子设计自动化(EDA)领域内寄生参数提取解决方案的黄金标准

    (7)Synopsys 的LEDA是一种可编程代码设计规则检查器,它提供全芯片级混合语言(Verilog和 VHDL)处理能力,从而加快了复杂的SOC设计的开发

    (8)Formality是一种等效性检测工具,采用形式验证的技术来判断一个设计的两个版本在功能上是否等效,简称FM.

    DRC要验证的对象是版图,我们的版图一般是通过两种方法得到的。一种是用virtuoso等版图编辑工具手工绘制。这在模拟设计中较为普遍。另一种是用Cadence的SE等自动布局布线工具(APR)由网表文件自动产生。

    展开全文
  • 使用Vivado 18.2编译器开发ZYNQ(AX7021)过程,是Vivado使用的基础入门教程,详细记录了每一步骤,以及生成文件夹的过程,并使用...共有3个文件,分别是思维导图源文件,思维导图流程图PDF版以及思维导图文字PDF版。
  • 调试裕泰微yt8521s的phy芯片流程记录

    千次阅读 2020-11-05 21:06:59
    1、获取phy芯片相关资料,包括datasheet等相关资料; 2、硬件上确认跟主控接的是什么接口,RGMII或者SGMII等,这个一般根据原理图接的来确认; 3、根据datesheet获取PHY id和PHY id的掩码(掩码一般是0xfffffff0)等...

    1、获取phy芯片相关资料,包括datasheet等相关资料;
    2、硬件上确认跟主控接的是什么接口,RGMII或者SGMII等,这个一般根据原理图接的来确认;
    3、根据datesheet获取PHY id和PHY id的掩码(掩码一般是0xfffffff0)等,phy id也可以从代码中读出来,具体可见phy.c源码;
    4、初始化phy寄存器的配置,可以参考资料说明或者FAE协助(一般是先设置寄存器page,然后再去读写对应page区的寄存器值),当然了,不同的芯片可能读写方式不同,具体问题具体分析;
    5、在驱动中设置自协商的使能或者禁用,全双工还是半双工,传输速率(百兆还是千兆)等。

    遇到的问题点:
    1、YT8521S 的模式没设置对
    一般硬件上的接口决定了它是什么模式,模式可以通过硬件配置,也可以通过软件配置,如果软件没配置,就读取硬件设置的值,如果软件配置了就以软件为主,软件的配置主要通过寄存器0xa001的bit2:0来配置,具体参看datasheet。

    2、ext部分寄存器的读写接口函数没用对。
    ext寄存器,即扩展寄存器通过基本寄存器的0x1e,0x1f来读取。

    3、uboot模式下可以通过mdio来读写寄存器值,然后设置phy芯片的寄存器值。

    4、在驱动中注意设置phy的自协商,speed,还有双工模式等的配置。

    5、通过ping局域网的IP地址(局域网内存在的主机地址,ip地址在同一个网段),看能不能ping通。

    展开全文
  • ASIC芯片设计流程

    千次阅读 2020-07-16 15:57:35
    ASCI设计芯片流程 1、Marketing request(有市场需求) 2、Architecture Spec(编写架构文档) 3、Algorithm Emulation(做算法模型,评估下哪些可行,软件C/C++/matlab) 4、Design Spec(得到设计文档) 5、RTL ...

    作者:小白蒋,材料专业自学芯片验证,交流邮箱:jsujiang@yeah.net
    最近在学习IC验证相关知识,整理了一下IC芯片设计流程,本人刚开始学习,不对的地方欢迎留言讨论

    ASCI设计芯片流程

    1、Marketing request(有市场需求)

    2、Architecture Spec(编写架构文档)

    3、Algorithm Emulation(做算法模型,评估下哪些可行,软件C/C++/matlab)

    4、Design Spec(得到设计文档)

    5、RTL coding(设计代码)

    6、IP level RTL simulation(做IP级的仿真,EDA工具:Synospsys公司的VCS、Mentor公司的Questasim,Cadence公司的Incisive,脚本Makefile)

    7、Unit/Chip level RTL simulation(做单元、片级仿真)

    8、logic Synthesis(逻辑综合,逻辑综合工具有Cadence公司的Genus、Synopsys公司的Design、Compiler公司的DC),得到NetList(网表)

    9、Gate level verification

    10、等价性检查,形式验证,验证RTL与网表功能是否存在等价性,工具:Candence公司的conformal和Synopsys公司的Formaility,等价性检查主要是验证网表功能与RTL代码是否存在等价性。

    11、STA(静态时序分析),在时序上对电路进行验证,检查电路是否存在建立时间(setupt ime)和保持时间(hold time)的违例(violation)

    12、DFT(design for test)测试,在设计的时候,会额外加一些电路,专门用来对想测试的点做逻辑结构,通过功能引角对这些寄存器信号观察,这部分跟功能没有关系的代码叫DFT,DFT只是方便芯片回来进行外部测试。

    --------------------------上面就是芯片设计前端工作,下面就是后端设计-----------------------------

    13、版图生成,自动布局布线(APR:auto place & routing),自动布局布线工具:Cadence公司的Innovus,Synopsys公司的IC compiler(ICC)

    14、时钟树插入,保证时钟到达寄存器的时间是一样的。

    15、DRC/LVS,design rule check:检查是否满足电路特性要求(延迟、电容等),LVS:等价性检查

    16、Post-layout STA

    17、生成最终GSDⅡ,然后去流片。

    展开全文
  • 芯片设计流程

    2019-10-15 10:08:08
    芯片的具体设计流程又是什么?本文探讨的就是芯片在字面以外的意义,以及芯片是怎么被设计成的 *芯片 芯片,又称微电路(microcircuit)、微芯片(microchip)、集成电路(英语:integrated circuit, IC)。是指...
  • 芯片制造流程

    2012-04-10 11:04:50
    详细地介绍了芯片的制造流程,非常方便入门学习。
  • 芯片研发流程

    2014-01-24 11:32:32
    介绍了集成电路开发的一般性流程,对于各行各业的人员了解芯片设计有极大的帮助。
  • 高通芯片启动流程

    2021-01-09 13:49:53
    高通芯片启动流程 高通平台启动过程
  • 芯片设计流程 芯片的设计原理图

    万次阅读 多人点赞 2019-05-04 10:09:50
    芯片的具体设计流程又是什么?本文探讨的就是芯片在字面以外的意义,以及芯片是怎么被设计成的。 芯片 芯片,又称微电路(microcircuit)、微芯片(microchip)、集成电路(英语:integrated circuit, IC)。是指...
  • 芯片制作流程

    2012-12-04 10:19:24
    该文档主要讲述了电子元器件的制作工艺流程,包括物理制作流程和软件制作流程,可以让工程更清晰的知道元器件的来由。
  • 芯片设计流程概述

    千次阅读 2020-03-27 20:47:30
    芯片设计流程概述 芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。 1. 规格制定 芯片规格,也就像功能列表...
  • 我们都知道芯片是由沙子(硅)制成,但你知道从沙子到芯片的制作过程需要经历几个步骤吗?# 芯片诞生记 #芯片制造,是一个“点沙成金”的过程,总体上分为三个阶段。从上游的IC芯片设计,到中游的芯片制造,再到下游...
  • 现代芯片烧录流程

    2017-08-04 23:01:59
    现代芯片烧录方法,适用于新手
  • ASIC芯片设计生产流程,ASIC芯片设计生产流程,ASIC芯片设计生产流程,ASIC芯片设计生产流程,ASIC芯片设计生产流程,ASIC芯片设计生产流程,ASIC芯片设计生产流程,可供参考和学习
  • 芯片封装测试流程详解,芯片封装测试流程详解,芯片封装测试流程详解,芯片封装测试流程详解,芯片封装测试流程详解,芯片封装测试流程详解,供给大家参考
  • 芯片验证流程
  • 芯片开发流程

    2020-10-13 11:15:18
    各环节介绍未完待续
  • 芯片制作工艺流程.pdf

    2021-05-07 09:14:22
    芯片制造工艺流程介绍
  • IC芯片设计流程

    千次阅读 2019-12-12 15:49:48
    原文参考: ...tid=15&clicktime=1575946378&...芯片设计流程: 1.设计输入 设计输入方式 输入方式使用探讨 2.综合 编译 映射 3.布局布线 布局 布线 4.约束 综合约束 位置约束 时序约束 5.FPGA开发仿真 测试...
  • 芯片产品开发流程

    2014-04-21 11:15:38
    给出了芯片产品开发的一般流程,供相关行业的管理,开发人员参考

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 4,662
精华内容 1,864
关键字:

芯片流程