精华内容
下载资源
问答
  • DDS原理

    千次阅读 2019-12-11 15:03:50
    DDS(Direct Digital Synthesizer)技术是一种全新的频率合成方法,最早由JOSEPH ...DDS原理 若对一正弦波形进行采样,每周期采样点为 m个,分别记为 1~m。每经过频率为fc参考时钟的一个周期,输出一个采样点,在...

    DDS(Direct Digital Synthesizer)技术是一种全新的频率合成方法,最早由JOSEPH、TIERENY等三人提出,是从相位概念出发直接合成所需波形的一种频率合成技术,通过控制相位的变化速度,直接产生各种不同频率、不同波形信号的一种频率合成方法。
    DDS原理
    若对一正弦波形进行采样,每周期采样点为 m个,分别记为 1~m,如图1所示。每经过频率为f_c参考时钟的一个周期,输出一个采样点,在第i个时钟周期输出第i个采样点( i = 1~m),则经过m个时钟周期后,即可输出图中所示的一个周期的正弦波信号。如果在第 i + 1个时钟继续输出第1个采样点,每次步进值为1,以此循坏,则可输出持续的正弦波信号,输出正弦波的频率为 fa=fc/m。
    在这里插入图片描述
    图1 信号细分图
    如果每次时钟到来时, 总是间隔一个采样点输出,即i的步进为 2,这时在第 i 个周期输出第2i个采样点,最终输出波形如图2的波形b,此时波形b的频率是波形a的2 倍,即fb=2f_a。
    在这里插入图片描述
    图2 二倍频采样
    根据上述的方法,将步进值设为k,则可通过改变k的值来改变信号输出的频率,信号频率输出公式为: fout=kfc/m。
    从相位的角度来看,对周期信号的细分实际上是对信号相位的细分,细分的数为2^n (n=0,1,2,3),通常n的值为8、16、24、32、48,n的值越大,细分精度越高,如图3所示。此时频率输出公式为fout=k
    fc/2^n ,其中,n为相位累加器位数,代表着相位细分的精度;fc为参考频率,信号的输出都是在此参考频率的下进行的;k为称为频率控制字,可以通过改变k的值来改变频率; fc/2^n 称为频率分辨率,表示输出频率的最小值。
    在这里插入图片描述
    图3 DDS波形相位细分
    DDS系统结构
    DDS系统主要由相位累加器、波形存储器、数模(D/A)转换器和低通滤波器等四个大的结构组成,其结构框图如图4所示。
    在这里插入图片描述
    图4 DDS系统结构图
    图4中,参考频率为固定值;频率控制字k,用来调整输出信号的频率;相位累加器由N位加法器与N位累加寄存器构成,它根据频率控制字k,完成相位值的累加,并将此累加值输入到波形存储器中;波形存储器将相位累积器的值作为当地址,查找与相位值对应的信号数据,输出到D/A转换器;D/A转换器,将波形存储器输出的数字量转换为与之对应的模拟量;由于D/A转换器存在量化误差,输出波形中存在混叠,需要在输出端使用低通滤波器进行滤波,提高信号的输出性能。
    DDS输出波形精度
    DDS原理输出波形的精度与DAC分辨率、波形细分、输出滤波电路性能密切相关。
    DAC分辨率:DAC将数字量转换为模拟量,在转换过程中存在量化误差,如图5所示。量化误差代表着波形在幅值上对要求波形的接近程度,DAC位数越多,即分辨率越高,DAC生成的信号越接近与所要求的模拟值。
    波形细分:波形细分精度影响着波形形状的精度,对于一个波形来说,采样间隔越小,采样点数越多,越能够获得关于波形更多的信息。同理,DDS的波形数据的细分精度越高、点数越多,生成的波形效果越好。
    输出滤波电路: DAC输出会存在混叠噪声,为了提高输出的性能需要使用滤波电路滤除掉其中的高频噪声,提高输出精度。

    展开全文
  • DDS 原理

    2020-08-21 16:21:47
    DDS(Direct Digital Synthesis) 原理 根据傅里叶变换可知——任何周期信号都可以分解为一系列正弦或余弦信号之和。 一个正弦信号的时域表达式为: s(t)=Asin(2πfct+θ0)s(t)=Asin(2\pi f_c t +\theta_0)s(t)=Asin...

    DDS(Direct Digital Synthesis) 原理

    根据傅里叶变换可知——任何周期信号都可以分解为一系列正弦或余弦信号之和。
    在这里插入图片描述
    一个正弦信号的时域表达式为:
    s(t)=Asin(2πfct+θ0)s(t)=Asin(2\pi f_c t +\theta_0)
    其相位为表达式为:
    Φ(t)=2πfct+θ0\Phi(t)=2\pi f_c t + \theta_0
    根据相位将一个正弦信号分成16份,则每一个相位对应一个幅值,如下图:

    将相位和幅值一一对应存储起来,则可以通过产生依次不同相位生成正弦信号。

    下图是DDS结构:
    在这里插入图片描述
    相位控制字:即相位偏移量,又叫POFF。通过设置相位控制字可以确定初始相位的偏移。
    相位是以系数modulusmodulus为周期,即0(modulus1)0\sim(modulus-1)表示03600\sim360度。这个系数下面称为phase_modulusphase\_modulus,则推算出相位控制字的公式为:
    POFF=phase×phase_modulus360 POFF=\frac{phase\times phase\_modulus}{360}
    phasephase:即为想要输出的相位,或者说与默认值得相位差,这里输入03600\sim360即可.
    phase_modulusphase\_modulus:相位系数为 2phase_width12^{phase\_width}-1
    phase_widthphase\_width:即相位位宽,在IP生成后的summarysummary界面可以查到。

    频率控制字:即相位增量(每隔几个相位读取一次),又叫PINC。其公式为:
    Δθ=fout×2Bθ(n)fclk\Delta\theta=\frac{f_{out}\times 2^{B_{\theta{(n)}}}}{f_{clk}}
    fout=fclk×Δθ2Bθ(n)f_{out}=\frac{f_{clk}\times \Delta\theta}{2^{B_{\theta{(n)}}}}
    foutf_{out}:即想要输出的频率;
    Bθ(n)B_{\theta{(n)}}为频率精度的位数,其计算公式如下
    Bθ(n)=log2fclkΔfB_{\theta{(n)}}=\left \lceil \log_2{\frac{f_{clk}}{\Delta{f}}} \right \rceil
    fclkf_{clk}:即输入IP的时钟,也是这个信号的采样时钟;
    Δf\Delta f:频率精度,即IP核设置钟的“Frequency Resolution”(频率分辨率)

    相位累加器:相位累加器是DDS的核心,其功能就是完成DDS实现原理中的相位累加功能(频率控制字用于控制输出频率)。

    相位寄存器:保证当频率字改变时不会干扰相位累加器的工作。

    正弦查询表:相位、幅值一一对应关系就好比存储器中地址和存储内容的关系,如果把一个周期内每个相位对应的幅度值存入存储器当中,那么对于任意频率的正弦信号,在任意时刻,只要已知相位Φ(t),也就知道地址,就可通过查表得到s(t)

    DAC: 数模转换

    LPF: 低通滤波

    处理过程如图所示:
    在这里插入图片描述

    展开全文
  • dds原理

    2020-06-15 10:47:20
  • DDS原理(中文介绍)

    2021-06-22 19:40:47
    DDS原理
  • DDS原理及应用

    2017-05-24 17:02:36
    DDS原理分析
  • DDS原理详细介绍

    2019-03-05 21:48:27
    DDS原理的详细介绍,DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信...
  • DDS原理与分析

    2013-02-25 23:41:39
    DDS原理与分析
  • DDS原理介绍及应用

    2009-12-25 18:37:21
    DDS原理介绍及应用 DDS原理介绍及应用 DDS原理介绍及应用 DDS原理介绍及应用
  • DDS原理的通俗解释

    千次阅读 2020-09-20 11:51:46
    DDS原理的通俗解释 DDS DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用...

    DDS原理的通俗解释

    1. DDS
      DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。

    2. DDS原理
      2.1. 解释一
      随着数字技术在仪器仪表和通信系统中的广泛使用,可从参考频率源产生多个频率的数字控制方法诞生了,即直接数字频率合成(DDS)。其基本架构如图1所示。该简化模型采用一个稳定时钟来驱动存储正弦波(或其它任意波形)一个或多个整数周期的可编程只读存储器(PROM)。随着地址计数器逐步执行每个存储器位置,每个位置相应的信号数字幅度会驱动DAC,进而产生模拟输出信号。最终模拟输出信号的频谱纯度主要取决于DAC.相位噪声主要来自参考时钟。
      在这里插入图片描述

                                        图1 DDS原理图
      

      相位控制字可以控制初相。频率控制字控制每次相位的步进,进而控制产生信号的频率。
      系统的核心是相位累加器,其内容会在每个时钟周期更新。相位累加器每次更新时,存储在相位寄存器中的数字字M就会累加至相位寄存器中的数字。假设相位寄存器中的数字为00…01,相位累加器中的初始内容为00…00.相位累加器每个时钟周期都会按00…01更新。如果累加器为32位宽,则在相位累加器返回至00…00前需要232(超过40亿)个时钟周期,周期会不断重复。
      相位累加器的截断输出用作正弦(或余弦)查找表的地址。查找表中的每个地址均对应正弦波的从0°到360°的一个相位点。查找表包括一个完整正弦波周期的相应数字幅度信息。(实际上,只需要90°的数据,因为两个MSB(最高有效位,most significant bit,MSB)中包含了正交数据)。因此,查找表可将相位累加器的相位信息映射至数字幅度字,进而驱动DAC,图 2用图形化的“相位轮”显示了这一情况。
      考虑n = 32,M = 1的情况。相位累加器会逐步执行232个可能的输出中的每一个,直至溢出并重新开始。相应的输出正弦波频率等于输入时钟频率232分频。若M=2,相位累加器寄存器就会以两倍的速度“滚动”计算,输出频率也会增加一倍。以上内容可总结如下:
      在这里插入图片描述

                                     图 2数字相位轮
      

      n位相位累加器(大多数DDS系统中,n的范围通常为24至32)存在2n个可能的相位点。相位寄存器中的数字字M代表相位累加器每个时钟周期增加的数量。如果时钟频率为fc,则输出正弦波频率计算公式为:
      f 0 = M*fc/2^n
      该公式称为DDS“调谐公式”。注意,系统的频率分辨率等于fc/2n。n = 32时,分辨率超过40亿分之一!在实际DDS系统中,溢出相位寄存器的位不会进入查找表,而是会被截断,只留下前13至15个MSB。这样可以减小查找表的大小,而且不会影响频率分辨率。相位截断只会给最终输出增加少量可接受的相位噪声。(参见图 3)。
      在这里插入图片描述

      图 3计算得出的输出频谱显示15位相位截断时90 dB SFDR
      DAC的分辨率通常比查找表的宽度少2至4位。即便是完美的N位DAC,也会增加输出的量化噪声。图4显示的是32位相位累加器15位相位截断时计算得出的输出频谱。选择M值后,输出频率会从0.25倍时钟频率开始稍有偏移。注意,相位截断和有限DAC分辨率产生的杂散都至少比满量程输出低90 dB。这一性能远远超出了任何商用12位DAC,足以满足大多数应用的需求。
      显然,相位累加器的位宽 n 越大,频率分辨率就越高。为了完成相位到幅度的转换,转换器(ROM)是必不可少的。随着n 的增大,ROM 的大小是指数增加的,这将会耗用大量资源,有时甚至是不能实现的。在实际的 DDS 中,往往截断相位累加器的输出,取其高 p 位作为 ROM 的输入,则相位截断 B=n -p 。
      在这里插入图片描述

                                 图 4相位截断的DDS模型
      

      上述基本DDS系统极为灵活,且具有高分辨率。只需改变M寄存器的内容,频率就可以立即改变,不会出现相位不连续。但是,实际DDS系统首先需要执行串行或字节加载序列,以将新的频率字载入内部缓冲寄存器,然后再载入M寄存器。这样就可以尽可能减少封装引脚数。新的频率字载入缓冲寄存器后,并行输出相位寄存器就会同步操作,从而同时改变所有位。加载相位缓冲寄存器所需的时钟周期数决定了输出频率的最大改变速率。
      2.2. 解释二
      若对一正弦波形进行采样,每周期为 m 个采样点,分别记为 1~m。 对应每次参考时钟 f c , 输出一个采样点,输出图中所示的一个周期的正弦,需要 m 个时钟周期,则输出的波形频率为 f a =f c/m。对于这种情况, 每次时钟到来时,相位累加器加 1 ,则就会在第 i 个时钟周期输出 第 i 个采样点( i = 1~m) ,第 m + 1 个时钟输出第 1 个采样点,以此循坏,这时的相位累加器实际上是步进为 1 的模 m 计数器。 如果每次时钟到来时, 总是间隔一个采样点输出,即相位累加器的步进为2 ,这时在第 i 个周期输出第 2i 个采样点,输出波形如图 4波形 b,显然波 形 b 的频率是 a 的 2 倍,即 f b = 2 f a 。
      综上所述,如果相位累加器的步进为 B,则输出波形的频率为 B×f a ,f a 是最小的输出频率称为频率分辨率或步进间隔,B 为频率控制字。给定不同的频率控制字即可输出不同的频率。频率输出公式为: f 0 = fc/m* B。
      在这里插入图片描述

                                                     图 5输出波形
      

      在实际设计中,如果累加器长度为N ,则可以有2N 个存储单元存储采样数据,如果我们 对一个周期的波形进行2N 个点的采样,即m = 2N , 此时输出频率f o 和系统时钟频率f c,相位累加器长度N 以及频率控制字B的关系为:f0 = fc*B/2N 。为了使波形输出不失真,根据奈奎斯特定理,B最高为2 N - 1 。另外要提高DDS 的精度,就需要分母越大越好,即采样点的个数越多,越接近实际波形。但实际上不可能提供如此之多的存储空间,这就需要对采样点进行量化。如图 4(c)所示,如果量化单位为K,则前K 个点的值总是相同的,为采样值1 ,第二组K 个采样点的值为采样值2 ,以此类推,第i 组K 个采样点的值为采样值i ,共需要m/K个存储单元 来存储m/K个采样点。

    参考:
    [1]. http://m.elecfans.com/article/574959.html
    [2]. http://www.elecfans.com/news/dianzi/20171103574751.html
    [3]. https://www.sohu.com/a/204979496_467791
    [4]. https://www.bilibili.com/video/av99507362/
    [5]. 王顺岭. 基于FPGA的低杂散直接数字频率合成技术研究[D]. 电子科技大学.

    展开全文
  • DDS原理简介(中文)

    2012-03-05 10:17:26
    DDS原理简介(中文)
  • DDS原理及FPGA实现

    千次阅读 多人点赞 2020-02-21 22:59:30
    DDS原理及FPGA实现 将一个按一定速度沿x轴行进,同时使一个圆的半径按一定频率在圆上滑动,最后留下的痕迹就是一个正余弦波。 DDS全称直接数字频率合成(Direct Digital Synthesis),简单来讲,分以下几步。 1.抽样 ...
  • 基于FPGA的DDS原理&设计和制作及源程序(原理附上代码讲的很全) 设计 , 源程序 , 制作
  • DDS原理及应用举例

    2009-07-28 09:09:44
    下载的dds原理,作者是参加全国大学生设计比赛并得奖的学生,感觉不错,分享一下
  • DDS原理简介

    2012-10-24 17:18:10
    本文详细的介绍了dds的基本原理,希望对大家有帮助。。。。。。。
  • 基于DDS原理的MSK信号调制器,贾志强,,直接数字频率合成DDS( Direct Digital Synthesis)技术是一种用数字信息控制信号的相位增量的技术,用这种技术产生的信号源具有相位连续、频
  • DDS原理简介(中文).pdfDDS原理简介(中文).pdf DDS原理简介(中文).pdfDDS原理简介(中文).pdf
  • DDS同 DSP(数字信号处理)一样,是一项关键的数字化技术。DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,...
  • DDS原理与实现

    2021-02-09 11:28:02
    一、DDS基本原理 DDS(Direct Digital Synthesizer)即数字合成器,是一种新型的频率合成技术,具有相对带宽大,频率转换时间短、分辨率高和相位连续性好等优点。较容易实现频率、相位以及幅度的数控调制,广泛应用于...
  • FPGA实现DDS原理资料

    2012-08-18 15:05:37
    FPGA实现DDS原理。包括如何选择时钟频率,如何确定分辨率,相位累加器如何实现等等。
  • DDS架构基本原理  随着数字技术在仪器仪表和通信系统中的广泛使用,可从参考频率源产生多个频率的数字控制方法诞生了,即直接数字频率合成(DDS)。其基本架构如图1所示。该简化模型采用一个稳定时钟来驱动存储正弦...
  • keil文件,初始频率50hz,dds原理,产生频率可调的正弦波
  • DDS原理及实现

    千次阅读 2021-03-25 21:14:09
    一、DDS的系统结构 DDS是直接数字式频率合成器(Direct Digital Synthesizer),系统结构可分为如下几个部分,其中相位控制字可调整输出正弦波的相位,频率控制字可以调整输出正弦波的频率。DAC把FPGA输出的数字量...
  • 自制DDS原理图及代码

    2017-11-02 10:13:08
    2.将DDS芯片后面的孔打大(大小和DDS芯片自带散热片一样大),在必要的时候加 散热片或者风扇。 3.最好把匹配网络做出来,使信号波形更好。 4.做一个DDS专用电源3.3V供电,(推荐功率多少5W)保证电源的稳定性。 5.建议...
  • 直接数字频率合成技术(Direct Digital Synthesis,DDS)是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术,该技术具有频率分辨率高、频率变化速度快、相位可连续性变化等特点,在数字通信系统中被...
  • DDS原理及实现.pdf

    2019-05-30 11:40:54
    数字频率合成器( Direct Digital Synthesizer )是从相位概念出发直接合成所需波形的一种频率合成技术。verilog的代码实现。
  • DDS架构基本原理  随着数字技术在仪器仪表和通信系统中的广泛使用,可从参考频率源产生多个频率的数字控制方法诞生了,即直接数字频率合成(DDS)。其基本架构如图1所示。该简化模型采用一个稳定时钟来驱动存储正弦...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,610
精华内容 1,044
关键字:

dds原理