精华内容
下载资源
问答
  • 【FPGA】Quartus设置程序掉电保存
    千次阅读
    2019-05-26 14:43:43

    板载芯片:ALTERA  EP4CE10F17C8

    下载方式:JTAG

    1.File->Convert Programming File

    2.选择芯片型号

    3.配置SOF Data

    4.点击Generate生成

    5.下载程序,FPGA掉电程序不被丢失

    先删除原有文件,然后将后面两个方框打勾

    最后点击Start下载程序到FPGA,如果需要擦除,将勾选取消,然后将Erase都选,点击Start。

    更多相关内容
  • FPGA烧写程序

    1.连接好JTAG线,点击烧写按钮

    2.选择USB串口

    3.生成jic文件,点击File-Covent Programming File...-

    根据芯片型号选择正确的

     

     

    4.删除旧版本程序,添加新版程序

    4. 

    勾选前两项

    展开全文
  • 在测试文件中,设定串口发送模块发送的内容,并发给接收模块接收端,通过仿真,可知接收模块接收内容和发送内容一致
  • 串口通行verilog程序 quartusii9.1
  • 通过开发板的JTAG接口既能实现对FPGA器件的在线配置,也可编程串行配置器件。以下配置皆以EP3C16为例,配置时要选对应的芯片型号,如:你用的芯片是Cyclone II系列的EP2C8,那么下面操作涉及到配置为Cyclone III的改为...

    通过开发板的JTAG接口既能实现对FPGA器件的在线配置,也可编程串行配置器件。

    以下配置皆以EP3C16为例,配置时要选对应的芯片型号,如:你用的芯片是Cyclone II系列的EP2C8,那么下面操作涉及到配置为Cyclone III的改为Cyclone II,涉及到配置为EP3C16的改为EP2C8

    一:利用JTAG接口在线配置FPGA(掉电后配置丢失,需要重新下载)

    在您编译完成后,就可进行配置信息的下载了,具体步骤如下:

    1, Tools-> Programmer,打开Programmer对话框,如下图所示:

    2, 点击左上角Hardware setup,如下图:

    打开Currently selected hardware下拉菜单,选择USB_blaster,然后单击close:

    3, 点击Add file,选择Quartus ii 生成的SOF文件,之后勾选program/configure,如下图:

    4,点击Start,配置开始;

    二:利用JTAG接口编程串行配置器件(掉电后配置不丢失)

    开发板设计允许使用JTAG接口编程FPGA串行配置芯片,操作步骤如下:

    1,在File菜单下拉菜单中选择convert/programming files,弹出对话框如下图:

    2,如下图:

    3,如下图:

    4,如下图:

    5,如下图:

    6,如下图:

    7,如下图:

    8,最终如下图:

    •点击Generate,几秒钟后会提示成功

    •和下载sof配置文件类似,打开programmer对话框,进行设置,下载MODE选择JTAG,然后把刚才生成的jic文件加载进去,如图:

    •点击start开始下载,下载速度会有点慢,这是正常的,因为这个过程首先要对FPGA进行配置,之后再通过JTAG-ASMI bridge编程Flash。

    之后切断电源,然后再次重新上电,之后FPGA重配置,说明程序已经固化成功。

    展开全文
  • Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码,本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 //PC机上安装一个串口调试工具来验证程序的功能。 //程序实现了一个收发一帧...
  • 有客户反馈在设备管理器中可查看到Altera USB-Blater的驱动已经正常安装。但是在Quartus II需要下载的时候,却找不到USB-Blaster。
  • cylone4e(EP4CE6) FPGA基础实验程序例程源码quartus11.0工程源码学习资料合集(18例):可以做为你的学习设计参考。 外设控制入门篇01:点亮4个LED 外设控制入门篇02:控制4个LED亮灭 外设控制入门篇03:LED流水灯...
  • (1)学习 Quartus Prime、Platform Designer、Nios II SBT 的基本操作; (2)初步了解 SOPC 的开发流程,基本掌握 Nios II 软核的定制方法; (3)掌握 Nios II 软件的开发流程,软件的基本调试方法。 二、实验...

    一、前言

    实验目的

    • (1)学习 Quartus II 13.1、Platform Designer、Nios II SBT 的基本操作;
    • (2)初步了解 SOPC 的开发流程,基本掌握 Nios II 软核的定制方法;
    • (3)掌握 Nios II 软件的开发流程,软件的基本调试方法。

    实验设备

    • 硬件:PC 机、DE2-115 FPGA 实验开发平台;
    • 软件:Quartus II 13.1、Platform Designer、Nios II SBT(后两个软件可以从 Quartus II 13.1 中打开)。

    实验内容

    • 使用 FPGA 资源搭建一个简单 Nios II 处理器系统,具体包括:
    • (1) 在 Quartus II 中建立一个工程;
    • (2) 使用 PD 建立并生成一个简单的基于 Nios II 的硬件系统;
    • (3) 在 Quartus II 工程中编译基于 Nios II 的硬件系统并生成配置文件 .sof;
    • (4) 在 Nios II SBT 中建立对应硬件系统的用户 C/C++ 工程,编写一简单用户程序,在 Nios II SBT 中编译程序生成可执行文件 .elf;
    • (5) 将配置文件 .sof 和可执行文件 .elf 都下载到 FPGA 进行调试运行。

    实验原理

    • 控制 LED 灯闪烁的用户程序代码很小,可将其固化在片内 ROM 来执行。变量、堆栈等空间使用片内 RAM,不使用任何片外存储器。整个系统的框图如图 1 所示。
    • 从图 1.1 控制 LED 闪烁的系统框图可知,其它逻辑与 Nios II 系统一样可存在于 FPGA 中。Nios II 系统可与其它片内逻辑相互作用,取决于整个系统的需要。为了简单起见,本实验在 FPGA 内不包括其它逻辑。
      在这里插入图片描述

    二、实验步骤

    第一步:硬件部分设计

    1)建立新项目

    • 使用 Quartus II 新建项目:【File】→【New Project Wizard…】。
      在这里插入图片描述
    • 继续点击【Next >】进入如下界面:选择工程保存路劲及工程名,然后点击【Next >】。
      在这里插入图片描述
    • 继续点击【Next >】进入如下界面:芯片系列选择【Cyclone IV E】,再选择【EP4CE115F29C7】后,点击【Next >】。
    • 继续点击【Next >】,然后点击【Finish】即可创建完成。
      在这里插入图片描述

    2)进行 Qsys 系统设计

    (1)打开 Qsys。

    • 点击【Tools】→【Qsys】。
      在这里插入图片描述

    (2)保存文件。

    • 点击【File】→【Save】。
      在这里插入图片描述
    • 输入文件名 kernel ,然后点击【保存】。
      在这里插入图片描述

    (3)设置时钟。

    • 双击或者右键 clk_0 元件,点击【Edit】。
      在这里插入图片描述
    • 时钟设为 50M Hz,然后点击【Finish】。
      在这里插入图片描述

    (4)添加 CPU 和外围器件。

    ——① 添加 Nios II 32-bit CPU。

    • 元件列表内搜索 “ nios ”,选择【Nios II Processor】,点击【Add…】。
      在这里插入图片描述
    • 弹出元件配置窗口,保持默认配置即可,点击右下角的【Finish】完成配置。
    • 右击添加的 Nios II 32-bit CPU 元件,点击【Rename】,重命名为【cpu】。
      在这里插入图片描述

    说明:
    (1)名字最前面应该使用英文;
    (2)能使用的字符只有英文字母、数字、下划线 “ _ ”;
    (3)不能连续使用 “ _ ”符号,在名字的最后也不能使用 “ _ ”。

    • 将 cpu 的 clk 和 reset_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连,如下图所示(点击结点即可连接)。
      在这里插入图片描述

    ——② 添加 jtag uart 接口。

    jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件,通过内嵌在 Intel FPGA 内部的 JTAG 电路,可以实现在 PC 主机与 Qsys 系统之间进行串行字符流通信。

    • 搜索 “ jtag ” ,选择【JTAG UART】元件,点击【Add…】添加。
      在这里插入图片描述
    • 弹出的配置窗口,依然保持默认配置,点击右下角【Finish】。
    • 再重命名为【jtag_uart】。
    • 进行 clk、reset、avalon_jtag_slave 的连线,以及中断 irq 连线,中断号设为 0。
      在这里插入图片描述

    ——③ 添加片上存储器 On-Chip Memory(RAM)核。

    • 搜索框输入 “ On Chip ”,找到【On-Chip Memory(RAM or ROM)】,点击【Add…】添加。
      在这里插入图片描述
    • 配置窗口内,设置内存为 40960(40 KB),其余保持默认,再点击【Finish】。
      在这里插入图片描述
    • 重命名为【onchip_ram】。
    • 连接 clk1、s1、reset1 如下图所示。
      在这里插入图片描述

    ——④ 添加 PIO 接口。

    • 搜索框输入 “ pio ”,选择【PIO (Parallel I/O)】后点击【Add…】添加。
      在这里插入图片描述
    • 确定 Width 为 8 bits,Direction 选择 output ,其它保持默认。
      在这里插入图片描述
    • 重命名为 【pio_led】。
    • 引出管脚:双击 Export 列的 external_connection ,命名为 out_led。
      在这里插入图片描述
    • 连接 clk、reset、s1 如下图所示。
      在这里插入图片描述

    ——⑤ 添加片 System ID Peripheral 核。

    • 搜索 “ sys ”,选择【System ID Peripheral】后,点击【Add…】添加。
      在这里插入图片描述
    • 保持默认配置,点击【Finish】。
    • 重命名为 【sysid】。
    • 再连接 clk、reset、control_slave 如下图所示。
      在这里插入图片描述

    ——⑥ 完整 Qsys 系统设计。

    • 所有元件及相关连线情况如下图所示:
      在这里插入图片描述

    3)完成 Qsys 设计的后续工作

    (1)基地址分配。

    • 点击【System】→【Assign Base Addresses】。
      在这里插入图片描述
    • 完成后,【Base】一列不再出现重复的具体的地址。
      在这里插入图片描述

    (2)指定 Nios II 的复位和异常地址。

    • 双击 cpu 配置属性,在【Core Nios II】栏。
      在这里插入图片描述
    • 配置 Reset Vector 和 Exception Vector 为【onchip_ram.s1】。
      在这里插入图片描述

    (3)使用 FPGA 资源。

    • 点击【Generate】→【Generate…】。
      在这里插入图片描述
    • 如果提示是否保存 .qsys 文件,选择保存。
    • 点击【Generate】,再点击【Save】。
      在这里插入图片描述
    • 点击【Close】关闭窗口。
      在这里插入图片描述
    • 最后关闭 Qsys 窗口,返回到 Quartus 窗口。

    4)原理图设计

    (1)新建原理图文件

    • 点击【File】→【New…】。
      在这里插入图片描述
    • 选择【Block Diagram/Schematic File】,再点击【OK】。
      在这里插入图片描述
    • 点击元件按钮,搜索前面创建的【kernel】,放置在原理图上。
      在这里插入图片描述

    (2)加入 Quartus II IP File 文件。

    • 点击【Assignments】→【Settings】。
      在这里插入图片描述
    • 选择 kernel.qip 文件,是在 ..\kernel\synthesis 目录下,选中并打开它。
      在这里插入图片描述
    • 点击【Add】添加进去。,再点击【OK】。
      在这里插入图片描述

    (3)进行逻辑连接和生成管脚。

    • 右击 kernel 模块,点击【Generate Pin for Symbol Ports】生成管脚。
      在这里插入图片描述
    • 双击管脚名,重命名为 clk、reset_n、pio_led[7…0] 即可。
      在这里插入图片描述

    (4)芯片引脚设置。

    • 点击【Assignments】→【Device】。
      在这里插入图片描述
    • 点击【Device Pin Options】。
      在这里插入图片描述
    • 将未用的引脚设置为【As input tri-stated】。
      在这里插入图片描述
    • 将特殊引脚设置为常规引脚【Use as regular I/O】,最后点击【OK】。
      在这里插入图片描述
    • 再点击一次【OK】。

    (5)保存原理图文件。

    • 如下图所示。
      在这里插入图片描述

    5)编译工程及物理针脚分配。

    (1)编译工程

    • 点击播放按钮,开始编译工程。
      在这里插入图片描述
    • 无错即可。
      在这里插入图片描述

    (2)分配物理针脚

    • 点击【Pin Planner】快捷键。
      在这里插入图片描述
    • 按照下图所示分配针脚:
      在这里插入图片描述
    • 关闭针脚配置界面,回到 Quartus 后再次编译项目。
    • 至此完成项目的硬件设计。

    第二步:软件部分设计

    1)启动 Nios II SBT

    • 点击【Tools】→【Nios II Software Build Tools for Eclipse】。
      在这里插入图片描述
    • 工作空间选择该项目文件夹。
      在这里插入图片描述

    2)创建工程

    • 点击【File】→【New】→【Nios II Application and BSP from Template】。
      在这里插入图片描述
    • 选择 kernel.sopcinfo 文件,再输入工程名,选择 Hello World ,最后点击【Finish】即可。
      在这里插入图片描述
    • 打开 hello_world.c 文件,修改为如下代码。
      在这里插入图片描述
    #include <stdio.h>
    #include "system.h"
    #include "altera_avalon_pio_regs.h"
    #include "alt_types.h"
    const alt_u8
    led_data[8]={0x01,0x03,0x07,0x0F,0x1F,0x3F,0x7F,0xFF};
    int main (void) {
     int count=0;
     alt_u8 led;
     volatile int i;
     //串口打印
     printf("Hello world!\n");
     //流水灯循环
     while (1)
      {
     	 if (count==7)
     	 {
     		 count=0;
     	 }
     	 else
     	 {
     		 count++;
     	 }
     	 led=led_data[count];
     	 IOWR_ALTERA_AVALON_PIO_DATA(PIO_LED_BASE, led);
     	 //延时的设置
     	 i = 0;
     	 while (i<5000000)
     		 i++;
       }
     return 0;
    }
    
    • 右击工程名,点击【Build Project】编译。
      在这里插入图片描述
    • 编译完成。
      在这里插入图片描述

    3)运行项目

    (1)配置 FPGA。

    • 首先连接 JTAG 到开发板,确定 PC 已正确安装驱动、防火墙不会影响到 JTAG 的正常工作。
    • 最后给开发板上电。
    • 启动【Quartus Prime Programmer】。
      在这里插入图片描述
    • 添加下载文件,然后点击【Start】开始下载,下载成功后关闭,回到 Eclipse 主界面。
      在这里插入图片描述

    (2)运行/调试程序。

    • 点击【Run】→【Run Configurations…】。
      在这里插入图片描述
    • 转到【Target Connection】标签栏,点击右侧的【Refresh Connections】将 USB-Blaster 加入,如下图所示:
      在这里插入图片描述
    • 点击【Apply】后点击【Run】。
    • 下载完成后,可以看到 Console 里打印信息:Hello World,且开发板上流水灯显示。
      在这里插入图片描述
      在这里插入图片描述
      在这里插入图片描述

    三、实验总结

    • 通过这次串口通信及流水灯实现,大致可以掌握 SOPC 开发流程,以及Qsys 硬核及 Nios II 软核的搭建方法,也可以了解到流水灯的工作原理,也可以自行修改方向、速度等参数来改变流水灯的状态。

    四、参考资料

    [1] 基于Nios II的hello world

    展开全文
  • FPGA控制RS232串口通信实现verilog设计Quartus9.1工程源码 module ex5_rs232( clk_in,ext_rst_n, rs232_rx,rs232_tx ); input clk_in; // 25MHz主时钟 input ext_rst_n; //外部输入复位信号,低有效 ...
  • UART串口通信实验cylone4e FPGA(EP4CE6)Verilog例程quartus11.0工程源码,可以做为你学习设计参考。 /* PC机上开串口调试助手. 发送一个字符(波特率9600,数据位8位,停止位1位) 到开发板(中间通过串口线相连) ...
  • FPGA与PC串口自收发通信verilog设计实验Quartus9.1工程源码+设计说明文件,可以做为你的学习设计参考。 module my_uart_top( clk,rst_n, rs232_rx,rs232_tx ); input clk; // 50MHz主时钟 input rst_...
  • Altera FPGA Cyclone IV E: EP4CE6E22C8, JTAG下载器:USB Blaster, 串口线 Quartus II工程建立 1、新建 New Quartus II Project, 选取工作目录,工程名字,FPGA设备信息,点击Finish完成 2、新建Block ...
  • ps2键盘输入UART串口输出实验cylone4e FPGA(EP4CE6)Verilog例程quartus11.0工程源码,可以做为你的学习设计参考。 /*FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上...
  • 基于quartus ii 13.1 编写的verilog编写的串口收发程序,包含了接收和发送两个工程,可设置成不同波特率进行通信。
  • 开发板使用的是EP4CE15F23C8,软件使用的是quartus 12.1 ,工程实现的功能是使用uart进行回环测试 顶层 module uart_test( i_clk, i_rst_n, rx, tx ); input i_clk; input i_rst_n; input rx; output tx...
  • 打包的是整个FPGA Quartus II 工程,仿真脚本已经写好了,程序注释很到位,逻辑清晰明了,非常适合初学者用来作为第一个HelloWorld程序学习,希望能够帮助更多的FPGA爱好者进去FPGA神奇的天地。 Pang 敬上。 2018....
  • 工程实现:PC机与开发板互传单字节数据(8位二进制数/2位十六进制数);...程序使用Verilog HDL语言,编译、仿真、下载工具使用Quartus II。 经测试,工程可成功下载到开发板上并运行。相关博文见主页。
  • 这两天在做EDA开发与实践,用的是Quartus (Quartus Prime 18.1) ,今天就来回忆一下这两周从零基础到开发下载到板子的经历吧!主要记录在实际操作中我遇到然后解决了的问题。 下载安装Quartus 下载安装,大家可以...
  • AD源文件及程序源码,包含AD的PCB源码和quartus程序源码 ,板子为四层板,程序为verilog,主控芯片为fpga。功能包括千兆以太网通讯(RTL8211EG芯片),micro sd卡存储,ad7606数据采集,串口通讯,电流和电压采集,...
  • FPGA串口通信程序

    2018-05-27 11:56:48
    实现FPGA与电脑串口的通信程序Quartus II 13.0 上运行无误,所用FPGA芯片型号为Altera Cyclone IV E ,EP4CE15F23C8。烧写进FPGA开发板后,从串口助手向FPGA板发数据,可从串口助手收到发送数据加一后的结果。
  • 电子设计自动化是一种实现电子系统或电子产品自动化设计的技术,它与电子技术,微电子技术的发展密切相关,它吸收了计算机科学领域的大多数最新研究成果,以高性能的计算机作为工作平台,促进了工程发展。...
  • C:\altera\12.0\quartus\drivers\usb-blaster (这是quartus II安装时都会下载的驱动程序),找到\usb-blaster文件夹即可,它的子目录是不能成功识别的。 安装驱动程序。 安装后即可识别: ...
  • 问题描述:当使用Quartus II综合好的文件下载到FPGA时发现,没有识别到下载接口USB_Blaster,如下图所示。 图片中高亮的部分只有显示No Hardware,并没有显示我们需要的USB-Blaster[USB-0](上面截图显示出来USB-...
  • 16bit四通道模数转换芯片ADS1118采集模拟电压信号(通道可选,电压范围可变),通过SPI接口和FPGA通信,数据在自己编写的异步FIFO缓存,经过UART接口,将数据传输至PC,使用串口调试助手可查看接收数据,经验证可在...
  • cyclone2 FPGA(EP2C8)读写i2c接口-eeprom(AT24C02)实验quartus9.1工程Verilog源码文件。 /* I2C总线是一种非常常用的串行总线,它操作简便,占用接口少。本程序介绍操作一个I2C总线接口的EEPROM AT24C02 的方法...
  • RS485接口收发测试FPGA读写实验Verilog逻辑源码Quartus工程文件+文档说明资料,FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件,可以做为你的学习设计参考。 实验任务和现象 任务:使用两块开发板,一块用作...
  • 本文介绍的是Quartus II在连接DE0开发板后从绘图、分配管脚、编译到下载的过程,还包括Verilog 代码生成symbol部分。
  • (1)学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作; (2)初步了解 SOPC的开发流程,基本掌握 Nios II 软核的定制方法; (3)掌握 Nios II 软件的开发流程,软件的基本调式方法。 2、实验...
  • 同样修改"JTAG UART" 核的名称为jtag-uart 进行clk 、reset、master-slave的连线,以及中断irq连线 ③添加片上存储器On-Chip Memory(RAM)核 在弹出来的串口中修改内存的大小为4960即40kb,其他保持默认即可 同样...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 808
精华内容 323
关键字:

quartus有关串口的程序

友情链接: ajax-file-upload-form.zip