精华内容
下载资源
问答
  • eMMC接口

    千次阅读 2012-06-27 10:41:11
     eMMC为MMC协会所订立的内嵌式存储器标准规格,主要是针对手机产品为主,而手机的内嵌式标准规格除了eMMC之外,还包括SD协会设立的eSD规格,但目前看来仍是eMMC的使用客户群较普及,目前是eMMC4.3世代,下一代是...

    eMMC

      eMMC为MMC协会所订立的内嵌式存储器标准规格,主要是针对手机产品为主,而手机的内嵌式标准规格除了eMMC之外,还包括SD协会设立的eSD规格,但目前看来仍是eMMC的使用客户群较普及,目前是eMMC4.3世代,下一代是eMMC4.4规格。

      过去NAND Flash技术只要从50奈米转换至30奈米制程,或是SLC转换成MLC芯片,手机大厂都相当头痛,必须重新设计以及处里兼容性问题,然NAND Flash技术世代又是推陈出新且演化快速,因此手机大厂必须花很多时间处理NAND Flash的技术问题,甚至是三星电子(Samsung Electronics)、海力士(Hynix)、美光(Micron)的NAND Flash芯片,各厂的技术都不相同,手机厂必须分开设计。

      eMMC或是eSD的设计概念,就是为了简化手机内存储器的使用,将NAND Flash芯片和控制芯片设计成1颗MCP芯片,手机客户只需要采购eMMC芯片,放进新手机中,不需处理其它繁复的NAND Flash兼容性和管理问题,最大优点是缩短新产品的上市周期和研发成本,加速产品的推陈出新速度。

      eMMC 结构由一个嵌入式存储解决方案组成,带有MMC (多媒体卡)接口、快闪存储器设备及主控制器—— 所有在一个小型的BGA 封装。接口速度高达每秒52MB,eMMC具有快速、可升级的性能。同时其接口电压可以是1.8v 或者是3.3v。


    展开全文
  • EMMC协议解析

    2017-11-08 22:06:33
    EMMC协议解析 设备状态与工作模式和总线模式的关系 eMMC的内部寄存器 命令和应答 设备的识别及设备的操作条件的时序 数据传输模式下命令及应答的时序
  • eMMC(一)——基本架构

    万次阅读 多人点赞 2019-11-01 15:58:07
    目录 1. eMMC是什么 ...2.3 标准接口 1. eMMC是什么 eMMC (Embedded Multi Media Card)是MMC协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。由一个嵌入式存储解决方案组成,带有MMC...

    目录

    1. eMMC是什么

    1.1 个人理解

    1.2 eMMC 的整体架构

    2. 各组成部分

    2.1 NAND Flash

     2.2 Flash Controller

    2.3 标准接口


    1. eMMC是什么

    eMMC (Embedded Multi Media Card)是MMC协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。由一个嵌入式存储解决方案组成,带有MMC(多媒体卡)接口、快闪存储器设备及主控制器。所有都在一个小型的BGA 封装。接口速度高达每秒52MBytes,eMMC具有快速、可升级的性能。同时其接口电压可以是1.8V或者是3.3V。它是在NAND闪存芯片的基础上,额外集成了控制器,并将二者“打包”封装封成一颗BGA芯片,从而减少了对PCB主板的空间占用,也是移动设备中普及度最高的存储单元。

    1.1 个人理解

    看了很多文章,上来就开始列概念,例如上面一段,接着讲原理,自己看的很含糊,不清楚自己到底看了个啥玩意儿,也不知道它长什么样、用在哪、主要干嘛用的,就讲怎么开发设计,很散没有目的。经过一段时间总结,对这个eMMC了解了一些,首先,我觉得我得知道它在现实生活中用在哪?我知道的有以前的手机上、某些多媒体设备上;再者,长什么样子?答:一种黑色不算大的芯片,贴在板子上。用它干嘛?答:存储某些东西,例如启动程序(电脑BIOS程序是固化在主板上的)、系统(电脑系统在硬盘的C盘)、用户数据(硬盘上的某个磁盘)等。想想手机的ROM(平时说的手机内存)是干嘛的就知道一些eMMC的作用了。

    1.2 eMMC 的整体架构

    eMMC 的整体架构如下:

    eMMC 内部是把NAND Flash芯片(Flash内存阵列) Device Controller芯片(也叫Flash控制器、eMMC控制器)封装在一块。Flash控制器负责管理内存,并且提供标准接口,使得EMMC能够自动调整主机与从机的工作方式,没有位数限制,不需要处理其他繁杂的NAND Flash兼容性和管理问题,同时,控制器是其卡的应用和多媒体总线之间的联系介质,它能在应用程序总线和标准多媒体总线之前完成协议转换。他的通信基于先进的10个信号总线,通信协议被定义为这个标准的一部分,简称多媒体模式。 eMMC的主要用处,看看下面各模块的作用也基本可以清楚了。


    2. 各组成部分

    2.1 NAND Flash

    NAND Flash 是一种非易失性的存储器,通常在嵌入式系统中用于存放系统、应用和数据等,类似与 PC 系统中的硬盘。

    eMMC 在内部对 NAND Flash 划分了几个主要区域,如下所示:

    1. BOOT Area Partition 1 & 2
      此分区主要是为了支持从 eMMC 启动系统而设计的。
      该分区的数据,在 eMMC 上电后,可以通过很简单的协议就可以读取出来。同时,大部分的 SOC 都可以通过 GPIO 或者 FUSE 的配置,让 ROM 代码在上电后,将 eMMC BOOT 分区的内容加载到 SOC 内部的 SRAM 中执行。

    2. RPMB Partition
      RPMB 是 Replay Protected Memory Block 的简称,它通过 HMAC SHA-256 和 Write Counter 来保证保存在 RPMB 内部的数据不被非法篡改。
      在实际应用中,RPMB 分区通常用来保存安全相关的数据,例如指纹数据、安全支付相关的密钥等。

    3. General Purpose Partition 1~4
      此区域则主要用于存储系统或者用户数据。 General Purpose Partition 在芯片出厂时,通常是不存在的,需要主动进行配置后,才会存在。

    4. User Data Area
      此区域则主要用于存储系统和用户数据。
      User Data Area 通常会进行再分区,例如 Android 系统中,通常在此区域分出 boot、system、userdata 等分区。

     2.2 Flash Controller

    NAND Flash 直接接入 Host 时,Host 端通常需要有 NAND Flash Translation Layer,即 NFTL 或者 NAND Flash 文件系统来做坏块管理、ECC等的功能。

    eMMC 则在其内部集成了 Flash Controller,用于完成擦写均衡、坏块管理、ECC校验等功能。相比于直接将 NAND Flash 接入到 Host 端,eMMC 屏蔽了 NAND Flash 的物理特性,可以减少 Host 端软件的复杂度,让 Host 端专注于上层业务,省去对 NAND Flash 进行特殊的处理。同时,eMMC 通过使用 Cache、Memory Array 等技术,在读写性能上也比 NAND Flash 要好很多。

    2.3 标准接口

    eMMC 与 Host 之间的通信线,如下:

    总线上信号用途如下:

    (1)CLK

    用于同步的时钟信号。

    (2)Data Strobe

    此信号是从 Device 端输出的时钟信号,频率和 CLK 信号相同,用于同步从 Device 端输出的数据。该信号在 eMMC 5.0 中引入

    (3)CMD

    此信号用于发送 Host 的 command 和 Device 的 response。

    (4)DAT0-7

    eMMC的双向数据总线,用于主机和设备之间的数据通信。它工作在应对快速的命令传输的推挽模式。DAT线在某一时刻只能支持单向传输,只能被设备或eMMC HOST一方控制。默认下,当用户上电或者复位的时候,仅能用DAT0一根线传输数据。同时,用户可以自己配置想要使用的DAT线的数量,也可以选择4根或者8根。当用户选择4根时,eMMC设备会断DAT1-3的内部上拉,如果用户选择的是8根,那么同理会断开DAT1-7的上拉。

    Host 与 eMMC 之间的通信都是 Host 以一个 Command 开始发起的。针对不同的 Command,Device 会做出不同的响应。

    eMMC标准接口总结如下:

    NameType1Description
    CLKIClock
    DSO/PPData Strobe
    DAT02I/O/PPData
    DAT1I/O/PPData
    DAT2I/O/PPData
    DAT3I/O/PPData
    DAT4I/O/PPData
    DAT5I/O/PPData
    DAT6I/O/PPData
    DAT7I/O/PPData
    CMDI/O/PP/ODCommand/Response
    RST_nIHardware reset
    VCCSSupply voltage for Core
    VCCQSSupply voltage for I/O
    VSSSSupply voltage ground for Core
    VSSQSSupply voltage ground for I/O

    【注】 I: input; O: output; PP: push-pull; OD: open-drain; NC: Not connected (or logical high); S: power supply.

     

    参考:eMMC官方协议

     

    展开全文
  • mmc/eMMC/SD-card接口异同

    千次阅读 2020-04-26 21:42:28
    MMC(multiMedia card)是一种...eMMC是一种支持MMC协议的芯片 MMC/e •MMC communication is based on  an advanced 10-signal bus. The communication protocol isdefined as a part of this standard and &...

    MMC(multiMedia card)是一种通信协议,支持两种模式SPI和MMC

    eMMC是一种支持MMC协议的芯片

    MMC/e •MMC communication is based on  an advanced 10-signal bus. The communication protocol is
    defined as a part of this standard and  referred to as the  MultiMediaCard mode.

    eMMC和SD卡都是将闪存控制器和NAND Flash封装在一起,只是接口不同,eMMC一般是BGA封装,焊接在PCB上

    SD卡单独封装,使用SDIO接口通讯, SD卡是在MMC基础上发展起来,且兼容MMC,所以在Linux系统下,SD卡设备名称是mmcblk(mmcblk0p1代表第一个分区, 问题mmcblk0和mmcblk1是分别代表sd卡和eMMC设备还是二者谁先挂上谁就是mmcblk0?)

    SDIO可以使用与MMC兼容的模式

    那么是否可以理解,eMMC芯片接口支持MMC协议,而MMC协议支持SPI和MMC两种模式,所以eMMC支持SPI和MMC,而SD卡支持SDIO和SPI。而SDIO和MMC又兼容。

    SD卡的管脚定义和Micro SD(TF)卡的管脚定义是不一样的。
    TF卡
    • SD卡:1-data3,2-cmd,3-vss,4-vdd,5-clk,6-vss,7-data0,8-data1,9-data2.
    • TF卡(SD模式):1-data2,2-data3,3-cmd,4-vdd,5-clk,6-vss,7-data0,8-data1
    • TF卡(SPI模式):1-rsv,2-cs,3-di,4-vdd,5-sclk,6-vss,7-do,8-rsv
     SDTF(SD)TF(SPI)
    1 data3 data2 rsv 2 cmd data3 cs 3 vss cmd di 4 vdd vdd vdd 5 clk clk sclk 6 vss vss vss 7 data0 data0 do 8 data1 data1 rsv 9 data2    

    也就是说SDIO协议兼容MMC协议,SD和MMC都支持SPI模式。

    展开全文
  • stm32h743加emmc/sdmmc加文件系统 的驱动和测试代码。开发环境是MDK,用ST提供的HAL库,此代码已经配置到实际工程中使用,具体配置过程在博客中有记录。也可以联系本文作者共同学习。
  • JESD84-B451、JESD84-B50、 JESD84-B50-1、 JESD84-B51、
  • OKMX6ULL-S2 修改nand版和emmc版启动介质驱动能力,uboot、内核和irom保持一致,并且将相关内容添加到手册 okt3-s 标准校对emmc部分,发现emmc驱动强度的设置有问题 EMMC IO Operation Mode The EMMC IO PAD ...

    EMMC IO Operation Mode

    The EMMC IO PAD is a multipurpose PAD which can be programmed to operate in different
    modes:
    1、Output with predetermined source/ sink impedance
    2、Open drain
    3、Input
    4、Tristate
    5、Weak pull up or pull down
    The PAD mode of operation is determined by ‘phyctrl_dren_xxx’, ‘phyctrl_oden_xxx’, ’phyctrl_ren_xxx’ and ‘phyctrl_pu_xxx’ control signal(xxx equals to dat or cmd).
    The ‘phyctrl_dr_ty[2:0]’ are used to program the drive strength of the IO in push/pull mode of operation by programming the source/sink impedance of EMMC51 IO. The PAD source/sink impedance can be programmed to 50, 33, 66, 100 or 40 Ohms. The source/sink impedance variation across PVT exceeds 25 % of its nominal value. Trimming bits are provided to greatly reduce the variation. phyctrl_rtrim[3:0] control are used to trim the selected source/sink impedance value. The dynamic range of the trim is +/- 25%. The power on default setting of phyctrl_rtrim[3:0] equals 4’b1110.

    所以我们需要关注:
    1、phyctrl_dren_xxx, phyctrl_oden_xxx, phyctrl_ren_xxx and phyctrl_pu_xxx control signal
    2、phyctrl_dr_ty[2:0]
    3、phyctrl_rtrim[3:0]
    在这里插入图片描述
    如图所示,不同的IO mode对应了一组寄存器的状态
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    IO的阻抗则由phyctrl_dr_ty[2:0]控制
    在这里插入图片描述

    在这里插入图片描述

    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    相关文件
    u-boot/drivers/mmc/rockchip_sdhci.c
    kernel/drivers/phy/rockchip/phy-rockchip-emmc.c
    

    uboot设置

    #define RK_CLRSETBITS(clr, set)         ((((clr) | (set)) << 16) | (set))
    
    rk3399_emmc_phy_power_on
    	u32 phy_con6;
    	phy_con6 = readl(&phy->emmcphy_con[6]);
    	printf( "## [\e[31m%s\e[0m():%d] phy_con6=%x !!!!!! \n", __func__, __LINE__, phy_con6);
    	//phy_con6=1108		0001000100001000	irom中的阻抗配置bit[6:4]为0
    
    	writel(RK_CLRSETBITS(7 << 4, 0), &phy->emmcphy_con[6]);
    	//01110000		将emmcphy_con[6]的bit[6:4]置为0,设置pad阻抗
    	/*
             * According to the user manual, calpad calibration
             * cycle takes more than 2us without the minimal recommended
             * value, so we may need a little margin here
             */
    	writel(RK_CLRSETBITS(1, 1), &phy->emmcphy_con[6]);
    	/* Set the frequency of the DLL operation */
    	writel(RK_CLRSETBITS(1 << 1, 1 << 1), &phy->emmcphy_con[6]);
    
    rk3399_emmc_phy_power_off
    	writel(RK_CLRSETBITS(1, 0), &phy->emmcphy_con[6]);
    	writel(RK_CLRSETBITS(1 << 1, 0), &phy->emmcphy_con[6]);
    
    irom默认配置:
    phy_con5=0
    phy_con2=3ff
    phy_con3=1ff
    phy_con6=110b		0001000100001011
    phy_status=6c		0000000001101100
    
    uboot修改的配置:
    phy_con5=0
    phy_con2=3ff
    phy_con3=1ff
    phy_con6=1108		0001000100001000
    phy_status=1c		0000000000011100
    

    内核设置

    #define HIWORD_UPDATE(val, mask, shift) \
    		((val) << (shift) | (mask) << ((shift) + 16))
    
    #define PHYCTRL_DR_MASK                 0x7
    #define PHYCTRL_DR_SHIFT                0x4
    #define PHYCTRL_DR_50OHM                0x0
    #define PHYCTRL_DR_33OHM                0x1
    #define PHYCTRL_DR_66OHM                0x2
    #define PHYCTRL_DR_100OHM               0x3
    #define PHYCTRL_DR_40OHM                0x4
    
    regmap_write(rk_phy->reg_base, rk_phy->reg_offset + GRF_EMMCPHY_CON6,
    		HIWORD_UPDATE(PHYCTRL_DR_50OHM, PHYCTRL_DR_MASK, PHYCTRL_DR_SHIFT));
    
    内核读到的配置:
    phy_con5=0
    phy_con2=3ff
    phy_con3=1ff
    phy_con6=110b		0001000100001011
    phy_status=74		0000000001110100
    
    内核设置的配置:
    phy_con5=0
    phy_con2=3ff
    phy_con3=1ff
    phy_con6=1108
    phy_status=1c
    

    可以看到phy_con6设置的io阻抗没有发生变化,其他的控制寄存器也没有发生变化,con6默认会“Enable retention mode——EMMCIOs will retain its input programming state during VCORE is off in sleep mode”
    phyctrl_rtrim根据emmc的不同状态在发生变化。

    硬件原理

    EMMC_D0
    EMMC_D1
    EMMC_D2
    EMMC_D3
    EMMC_D4
    EMMC_D5
    EMMC_D6
    EMMC_D7
    EMMC_CMD
    EMMC_CLKO
    EMMC_STRB
    

    在这里插入图片描述
    在这里插入图片描述

    展开全文
  • zynq Nand flash,QSPI,EMMC接口

    千次阅读 2016-07-20 14:31:41
    Static Memory Controller (SMC) ...3.选用小QSPI Flash,镜像文件跟用户数据存储在EMMC存储器,eMMC存贮器走SDIO2.0协议,最大支持32G bit;1 DDR3 SDRAM: 1.DDR3 SDRAM 最大支持8G bit
  • 说到eMMC和SSD,都是比较热门的存储应用方案,eMMC属于一种多媒体卡架构,它直接封装了一个控制器,用来提供标准接口并管理闪存。而SSD----Solid State Disk,SSD是由多个闪存芯片、主控、或者缓存组成的阵列式存储...
  • 接口]mmc/eMMC/SD-card

    千次阅读 2018-11-20 10:33:53
    转自:... MMC(multiMedia card)是一种通信协议,支持两种模式SPI和MMC eMMC是一种支持MMC协议的芯片 MMC/e •MMC communication is based on an advanced 10-signal bus. The communica...
  • 硬件接口EMMC

    2021-08-07 14:24:40
    eMMC用于Host访问外部nand flash, 其结构图如下: 各个信号的描述如下: CLK 用于从 Host 端输出时钟信号,进行数据传输的同步和设备运作的驱动。 在一个时钟周期内,CMD 和 DAT0-7 信号上都可以支持传输 1 个...
  • eMMC速率

    千次阅读 2020-04-09 21:04:52
    eMMC速率 eMMC内部原理框图 JESD84-B51, February 2015;...eMMC接口 也就是电源、数据、命令、时钟、返回时钟、复位。 eMMC速率 请注意,以上的速率指的是单线的速率,不是八条总线的速率。 Reference 1....
  • emmc协议,里面有4.4和4.5和4.51和5.0四个pdf
  • eMMC总线协议 - 超详细原理讲解

    千次阅读 2019-05-28 11:22:35
    1. eMMC 总线接口 eMMC 总线接口定义如下图所示: 各个信号的描述如下: CLK CLK 信号用于从 Host 端输出时钟信号,进行数据传输的同步和设备运作的驱动。 在一个时钟周期内,CMD 和 DAT0-7 信号上都可以...
  • eMMC=NAND falsh+主控IC+8位并行接口 任何flash器件的写入操作只能在空或已擦除的单元内进行,所以大多数情况下,在进行写入操作之前必须先执行擦除。 NOR flash需要长时间进行擦写,但它能提供完整的寻址与数据总线...
  • eMMC的总线速率(eMMC5.1)

    千次阅读 2021-01-23 12:50:27
    eMMC总线速率共有5种模式: 兼容模式 兼容模式主要用于eMMC卡同低于MMC5.1协议或更低协议的卡进行通讯(大于4.0协议),时钟速度最高为26MHz 高速SDR模式 采用单数据速率模式,时钟频率最大52MHz,数据传输速率最大...
  • eMMC上电时序

    千次阅读 2020-04-11 20:23:56
    eMMC上电时序 emmc最新标准发布于2015年,所以我们就开始讲最新的标准。...eMMC接口 请注意: CMD引脚在初始化未完成状态是OD门,也就是漏极开路的状态,所以需要一颗上拉电阻在这个网络上; 还有个...
  • 存储 - emmc ufs nvme

    2020-12-06 12:57:15
    无论是eMMC还是UFS都是在NAND存储芯片的基础上,再加上了控制芯片,接入标准接口,进行标准封装,形成一个高度集成的储存模块。  简化内存储器的使用,将NAND Flash芯片和控制芯片设计成1颗MCP芯片,NAND Flash兼容...
  • eMMC小总结

    万次阅读 多人点赞 2018-08-08 15:27:54
    通俗的来说,eMMC=NAND闪存+闪存控制芯片+标准接口封装。本文大致做下边几个小结: (1)MMC与Host之间的连接 连接由下图可见 (2)eMMC和NAND Flash与Host的连接比较 NAND Flash直接接入Host NAND Flash...
  • eMMC原理——总线协议

    万次阅读 多人点赞 2017-03-20 16:19:22
    1. eMMC 总线接口 eMMC 总线接口定义如下图所示: 各个信号的描述如下: CLK CLK 信号用于从 Host 端输出时钟信号,进行数据传输的同步和设备运作的驱动。 在一个时钟周期内,CMD 和 DAT0-7 ...
  • eMMC协议分析

    千次阅读 2018-12-27 19:42:05
    在进行电路设计之前,必须要明白具体实现的原理,因此本文首先要研究eMMC5.0的协议,这个协议是经过电子设备工程联合委员会JEDEC制定的全球统一标准,对eMMC的具体电路的功能实现和规范进行了统一的制定。...
  • emmc和MMC的区别

    千次阅读 2020-02-08 14:02:52
    eMMC是IC芯片; MMC是一个接口协定(一种卡式),能符合这接口的内存器都可称作mmc储存体(mmc卡)。 简单的说eMMC是MMC卡的IC芯片(但不一定是,一般mmc卡独有的包装方式会不同于emmc) ...
  • 外设测试 - SD 、eMMC 测试

    千次阅读 2020-10-20 08:57:59
    在 Linux 中,SD 卡、eMMC 设备都使用 mmc 总线,所以可以采用统一的测试方法。 这里的思路是,先生成一个 1MB 大小的文件,写入设备,然后读取出来存到另一个文件。再使用 cmp 命令对比两个文件的内容是否一致。...
  • STM32驱动eMMC读写数据

    千次阅读 2020-09-10 16:37:24
    STM32驱动eMMC读写数据 参照 JEDEC eMMC标准:JESD84-B51 (Revision of JESD84-B50.1, July 2014) 驱动芯片采用stm32h7xx芯片。通过官方HAL库中stm32h7xx_hal_mmc.h文件驱动,采用8bit数据传输模式,与SD卡驱动类似...
  • emmc 传输速率

    千次阅读 2020-08-08 16:35:46
    eMMC基础知识介绍:https://wenku.baidu.com/view/98f11aea876a561252d380eb6294dd88d0d23d8b.html
  • eMMC的MMC模式与SPI模式

    千次阅读 2017-11-23 14:53:09
    SDIO 的应用将是未来嵌入式系统最重要的接口技术之一,并且也会取代目前 GPIO 式的 SPI 接口。 SD/SDIO 的传输模式 SD 传输模式有以下 3 种: SPI mode(required)  1-bit mode  4-bit mode ...
  • 由于板子可能不稳定,需要降低eMMC速率验证测试。 查看当前速率 降低速率到150MHz diff --git a/arch/arm64/boot/dts/rockchip/rk3399-vop-clk-set.dtsi b/arch/arm64/boot/dts/rockchip/rk3399-v...
  • eMMC Verilog仿真模型

    2020-06-04 17:09:43
    eMMC Verilog仿真模型,用于FPGA eMMC 控制器仿真测试,支持e-MMC 4.51,是开发FPGA eMMC controler 的测试仿真模型。
  • eMMC硬件总线接口定义

    2021-07-16 14:09:06
    1.eMMC颗粒的引脚连接主要分为两组:控制信号和数据信号: CLK:CLK 信号用于从 Host 端输出时钟信号,进行数据传输的同步和设备运作的驱动。在一个时钟周期内,CMD 和 DAT0-7 信号上都可以支持传输 1 个比特,即 ...
  • iNand、eMMC、SD、MMC的关联

    千次阅读 2018-08-17 10:26:38
    1.iNand/eMMC/SDCard/MMCCard的关联 1、最早出现的是MMC卡,卡片式结构,按照MMC协议设计。(相较于NandFlash芯片来说,MMC卡有2个优势:第一是卡片化,便于拆装;第二是统一了协议接口,兼容性好。) 2、后来出现SD...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 4,671
精华内容 1,868
关键字:

emmc接口