精华内容
下载资源
问答
  • 基于栅极电压监测的IGBT键合线剥落故障在线检测,陈永淑,周雒维,论文基于键合线剥落前后栅极电压信号的分析对比,提出了一种IGBT故障在线检测方法。首先理论分析了IGBT的动态特性,明确了栅极电压
  • 行业分类-电子电器-栅极电压控制.zip
  • 提出了一种低栅极电压操作的多发射极点栅横向双极结型晶体管(BJT)离子传感器。 所提出的器件由一个阵列的横向栅极BJT组成,该栅极以金属氧化物半导体场效应晶体管(MOSFET)-BJT混合工作模式驱动。 此外,它具有多...
  • 行业资料-电子功用-显像管控制栅极电压的产生电路
  • 行业资料-电子功用-使用栅极电压控制的单端输入电压电平转换器
  • 电子政务-栅极电压可控恒流电晕三极管极化装置.zip
  • 栅极电压下NMOSFET中TID效应的解析IV模型
  • 行业资料-电子功用-使用栅极电压控制的单端输入电压电平转换器的说明分析.rar
  • 行业-电子政务-将存储单元的漏极电压用及栅极电压用的调节器进行共有的闪存器.zip
  • 行业资料-电子功用-MOS晶体管的栅极电压-1f噪声曲线测量方法
  • 一种基于FPGA进位延迟链的IGBT栅极电压米勒时延的高精度测量方法研究.pdf
  • 本文主要介绍了场效应管mos管vgs电压过大有什么后果。
  • NMOS的栅极充电过程

    2021-11-01 09:20:55
  • 共栅极电路如图所示。偏置电路为自给偏置,当ID流经RS时...这种方法简单,栅极电压也会随信号自动调节,对工作点的稳定有好处。该电路有良好的放大特性。 共栅极电路 共栅极电路的输入电阻和输出电阻由下式确定:  
  • 氮化镓栅极FinFET的特性和阈值电压模型
  • (1)转移特性 栅极电压对漏极电流的控制作用称为转移特性,若用曲线表示,该曲线就称为转移特性曲线。它的定义是:漏极电压UDS恒定时,漏极电流ID同栅极电压UGS的关系,即  结型场效应管的转移特性曲线如图所示。...
  • 图表8 P沟道增强型MOS管预夹断及夹断区形成示意图 3N沟道耗尽型场效应管原理 N沟道耗尽型MOS管的结构与增强型MOS管结构类似,只有一点不同,就是N沟道耗尽型MOS管在栅极电压VGS=0时,沟道已经存在。这是因为N沟道是...

    原标题:技术参数详解,MOS管知识最全收录!

    MOS管,即金属(Metal)—氧化物(Oxide)—半导体(Semiconductor)场效应晶体管,是一种应用场效应原理工作的半导体器件;和普通双极型晶体管相比,MOS管具有输入阻抗高、噪声低、动态范围大、功耗小、易于集成等优势,在开关电源、镇流器、高频感应加热、高频逆变焊机、通信电源等高频电源领域得到了越来越普遍的应用。

    MOS管的种类及结构

    MOS管是FET的一种(另一种为JFET结型场效应管),主要有两种结构形式:N沟道型和P沟道型;又根据场效应原理的不同,分为耗尽型(当栅压为零时有较大漏极电流)和增强型(当栅压为零,漏极电流也为零,必须再加一定的栅压之后才有漏极电流)两种。因此,MOS管可以被制构成P沟道增强型、P沟道耗尽型、N沟道增强型、N沟道耗尽型4种类型产品。

    图表1 MOS管的4种类型

    每一个MOS管都提供有三个电极:Gate栅极(表示为“G”)、Source源极(表示为“S”)、Drain漏极(表示为“D”)。接线时,对于N沟道的电源输入为D,输出为S;P沟道的电源输入为S,输出为D;且增强型、耗尽型的接法基本一样。

    图表2 MOS管内部结构图

    从结构图可发现,N沟道型场效应管的源极和漏极接在N型半导体上,而P沟道型场效应管的源极和漏极则接在P型半导体上。场效应管输出电流由输入的电压(或称场电压)控制,其输入的电流极小或没有电流输入,使得该器件有很高的输入阻抗,这也是MOS管被称为场效应管的重要原因。

    MOS管工作原理

    1N沟道增强型场效应管原理

    N沟道增强型MOS管在P型半导体上生成一层SiO2薄膜绝缘层,然后用光刻工艺扩散两个高掺杂的N型区,从N型区引出电极(漏极D、源极S);在源极和漏极之间的SiO2绝缘层上镀一层金属铝作为栅极G;P型半导体称为衬底,用符号B表示。由于栅极与其它电极之间是相互绝缘的,所以NMOS又被称为绝缘栅型场效应管。

    当栅极G和源极S之间不加任何电压,即VGS=0时,由于漏极和源极两个N+型区之间隔有P型衬底,相当于两个背靠背连接的PN结,它们之间的电阻高达1012Ω,即D、S之间不具备导电的沟道,所以无论在漏、源极之间加何种极性的电压,都不会产生漏极电流ID。

    图表3 N沟道增强型MOS管结构示意图

    当将衬底B与源极S短接,在栅极G和源极S之间加正电压,即VGS>0时,如图表3(a)所示,则在栅极与衬底之间产生一个由栅极指向衬底的电场。在这个电场的作用下,P衬底表面附近的空穴受到排斥将向下方运动,电子受电场的吸引向衬底表面运动,与衬底表面的空穴复合,形成了一层耗尽层。

    如果进一步提高VGS电压,使VGS达到某一电压VT时,P衬底表面层中空穴全部被排斥和耗尽,而自由电子大量地被吸引到表面层,由量变到质变,使表面层变成了自由电子为多子的N型层,称为“反型层”,如图表3(b)所示。

    反型层将漏极D和源极S两个N+型区相连通,构成了漏、源极之间的N型导电沟道。把开始形成导电沟道所需的VGS值称为阈值电压或开启电压,用VGS(th)表示。显然,只有VGS>VGS(th)时才有沟道,而且VGS越大,沟道越厚,沟道的导通电阻越小,导电能力越强;“增强型”一词也由此得来。

    图表4 耗尽层与反型层产生的结构示意图

    在VGS>VGS(th)的条件下,如果在漏极D和源极S之间加上正电压VDS,导电沟道就会有电流流通。漏极电流由漏区流向源区,因为沟道有一定的电阻,所以沿着沟道产生电压降,使沟道各点的电位沿沟道由漏区到源区逐渐减小,靠近漏区一端的电压VGD最小,其值为VGD=VGS-VDS,相应的沟道最薄;靠近源区一端的电压最大,等于VGS,相应的沟道最厚。

    这样就使得沟道厚度不再是均匀的,整个沟道呈倾斜状。随着VDS的增大,靠近漏区一端的沟道越来越薄。

    当VDS增大到某一临界值,使VGD≤VGS(th)时,漏端的沟道消失,只剩下耗尽层,把这种情况称为沟道“预夹断”,如图表4(a)所示。继续增大VDS[即VDS>VGS-VGS(th)],夹断点向源极方向移动,如图表4(b)所示。

    尽管夹断点在移动,但沟道区(源极S到夹断点)的电压降保持不变,仍等于VGS-VGS(th)。因此,VDS多余部分电压[VDS-(VGS-VGS(th))]全部降到夹断区上,在夹断区内形成较强的电场。这时电子沿沟道从源极流向夹断区,当电子到达夹断区边缘时,受夹断区强电场的作用,会很快的漂移到漏极。

    图表5 预夹断及夹断区形成示意图

    2P沟道增强型场效应管原理

    P沟道增强型MOS管因在N型衬底中生成P型反型层而得名,其通过光刻、扩散的方法或其他手段,在N型衬底(基片)上制作出两个掺杂的P区,分别引出电极(源极S和漏极D),同时在漏极与源极之间的SiO2绝缘层上制作金属栅极G。其结构和工作原理与N沟道MOS管类似;只是使用的栅-源和漏-源电压极性与N沟道MOS管相反。

    在正常工作时,P沟道增强型MOS管的衬底必须与源极相连,而漏极对源极的电压VDS应为负值,以保证两个P区与衬底之间的PN结均为反偏,同时为了在衬底顶表面附近形成导电沟道,栅极对源极的电压也应为负。

    图表6 P沟道增强型MOS管的结构示意图

    当VDS=0时。在栅源之间加负电压比,由于绝缘层的存在,故没有电流,但是金属栅极被补充电而聚集负电荷,N型半导体中的多子电子被负电荷排斥向体内运动,表面留下带正电的离子,形成耗尽层。

    随着G、S间负电压的增加,耗尽层加宽,当VDS增大到一定值时,衬底中的空穴(少子)被栅极中的负电荷吸引到表面,在耗尽层和绝缘层之间形成一个P型薄层,称反型层,如图表6(2)所示。

    这个反型层就构成漏源之间的导电沟道,这时的VGS称为开启电压VGS(th),达到VGS(th)后再增加,衬底表面感应的空穴越多,反型层加宽,而耗尽层的宽度却不再变化,这样我们可以用VGS的大小控制导电沟道的宽度。

    图表7 P沟道增强型MOS管耗尽层及反型层形成示意图

    当VDS≠0时。导电沟道形成以后,D、S间加负向电压时,那么在源极与漏极之间将有漏极电流ID流通,而且ID随VDS而增,ID沿沟道产生的压降使沟道上各点与栅极间的电压不再相等,该电压削弱了栅极中负电荷电场的作用,使沟道从漏极到源极逐渐变窄,如图表7(1)所示。

    当VDS增大到使VGD=VGS(即VDS=VGS-VGS(TH)),沟道在漏极附近出现预夹断,如图表7(2)所示。再继续增大VDS,夹断区只是稍有加长,而沟道电流基本上保持预夹断时的数值,其原因是当出现预夹断时再继续增大VDS,VDS的多余部分就全部加在漏极附近的夹断区上,故形成的漏极电流ID近似与VDS无关。

    图表8 P沟道增强型MOS管预夹断及夹断区形成示意图

    3N沟道耗尽型场效应管原理

    N沟道耗尽型MOS管的结构与增强型MOS管结构类似,只有一点不同,就是N沟道耗尽型MOS管在栅极电压VGS=0时,沟道已经存在。这是因为N沟道是在制造过程中采用离子注入法预先在D、S之间衬底的表面、栅极下方的SiO2绝缘层中掺入了大量的金属正离子,该沟道亦称为初始沟道。

    当VGS=0时,这些正离子已经感应出反型层,形成了沟道,所以只要有漏源电压,就有漏极电流存在;当VGS>0时,将使ID进一步增加;VGS<0时,随着VGS的减小,漏极电流逐渐减小,直至ID=0。对应ID=0的VGS称为夹断电压或阈值电压,用符号VGS(off)或Up表示。

    由于耗尽型MOSFET在VGS=0时,漏源之间的沟道已经存在,所以只要加上VDS,就有ID流通。如果增加正向栅压VGS,栅极与衬底之间的电场将使沟道中感应更多的电子,沟道变厚,沟道的电导增大。

    如果在栅极加负电压(即VGS<0),就会在相对应的衬底表面感应出正电荷,这些正电荷抵消N沟道中的电子,从而在衬底表面产生一个耗尽层,使沟道变窄,沟道电导减小。当负栅压增大到某一电压VGS(off)时,耗尽区扩展到整个沟道,沟道完全被夹断(耗尽),这时即使VDS仍存在,也不会产生漏极电流,即ID=0。

    图表9 N沟道耗尽型MOS管结构(左)及转移特性(右)示意图

    4P沟道耗尽型场效应管原理

    P沟道耗尽型MOS管的工作原理与N沟道耗尽型MOS管完全相同,只不过导电的载流子不同,供电电压极性也不同。

    5耗尽型与增强型MOS管的区别

    耗尽型与增强型的主要区别在于耗尽型MOS管在G端(Gate)不加电压时有导电沟道存在,而增强型MOS管只有在开启后,才会出现导电沟道;两者的控制方式也不一样,耗尽型MOS管的VGS(栅极电压)可以用正、零、负电压控制导通,而增强型MOS管必须使得VGS>VGS(th)(栅极阈值电压)才行。

    由于耗尽型N沟道MOS管在SiO2绝缘层中掺有大量的Na+或K+正离子(制造P沟道耗尽型MOS管时掺入负离子),当VGS=0时,这些正离子产生的电场能在P型衬底中感应出足够的电子,形成N型导电沟道;当VGS>0时,将产生较大的ID(漏极电流);如果使VGS<0,则它将削弱正离子所形成的电场,使N沟道变窄,从而使ID减小。

    这些特性使得耗尽型MOS管在实际应用中,当设备开机时可能会误触发MOS管,导致整机失效;不易被控制,使得其应用极少。

    因此,日常我们看到的NMOS、PMOS多为增强型MOS管;其中,PMOS可以很方便地用作高端驱动。不过PMOS由于存在导通电阻大、价格贵、替换种类少等问题,在高端驱动中,通常还是使用NMOS替代,这也是市面上无论是应用还是产品种类,增强型NMOS管最为常见的重要原因,尤其在开关电源和马达驱动的应用中,一般都用NMOS管。

    MOS管重要特性

    1导通特性

    导通的意义是作为开关,相当于开关闭合。NMOS的特性,VGS大于一定的值就会导通,适用于源极接地时的情况(低端驱动),只需栅极电压达到4V或10V就可以了。PMOS的特性是,VGS小于一定的值就会导通,适用于源极接VCC时的情况(高端驱动)。

    2损失特性

    不管是NMOS还是PMOS,导通后都有导通电阻存在,电流就会被电阻消耗能量,这部分消耗的能量叫做导通损耗。小功率MOS管导通电阻一般在几毫欧至几十毫欧左右,选择导通电阻小的MOS管会减小导通损耗。

    MOS管在进行导通和截止时,两端的电压有一个降落过程,流过的电流有一个上升的过程,在这段时间内,MOS管的损失是电压和电流的乘积,这称之为开关损失。通常开关损失比导通损失大得多,而且开关频率越快,损失也越大。

    导通瞬间电压和电流的乘积越大,构成的损失也就越大。缩短开关时间,可以减小每次导通时的损失;降低开关频率,可以减小单位时间内的开关次数。这两种办法都可以减小开关损失。

    3寄生电容驱动特性

    跟双极性晶体管相比,MOS管需要GS电压高于一定的值才能导通,而且还要求较快的导通速度。在MOS管的结构中可以看到,在GS、GD之间存在寄生电容,而MOS管的驱动,理论上就是对电容的充放电。

    对电容的充电需要一个电流,由于对电容充电瞬间可以把电容看成短路,所以瞬间电流会比较大。选择/设计MOS管驱动时第一个要留意的是可提供瞬间短路电流的大小;第二个要留意的是,普遍用于高端驱动的NMOS,导通时需要栅极电压大于源极电压。

    而高端驱动的MOS管导通时源极电压与漏极电压(VCC)相同,所以这时栅极导通电压要比VCC高4V或10V,而且电压越高,导通速度越快,导通电阻也越小。

    图表10 4种MOS管特性比较示意图

    4寄生二极管

    漏极和源极之间有一个寄生二极管,即“体二极管”,在驱动感性负载(如马达、继电器)应用中,主要用于保护回路。不过体二极管只在单个MOS管中存在,在集成电路芯片内部通常是没有的。

    图表11 寄生二极管位置示意图

    5不同耐压MOS管特点

    不同耐压的MOS管,其导通电阻中各部分电阻比例分布不同。如耐压30V的MOS管,其外延层电阻仅为总导通电阻的29%,耐压600V的MOS管的外延层电阻则是总导通电阻的96.5%。

    不同耐压MOS管的区别主要在于,耐高压的MOS管其反应速度比耐低压的MOS管要慢,因此,它们的特性在实际应用中也表现出了不一样之处,如耐中低压MOS管只需要极低的栅极电荷就可以满足强大电流和大功率处理能力,除开关速度快之外,还具有开关损耗低的特点,特别适应PWM输出模式应用;而耐高压MOS管具有输入阻抗高的特性,在电子镇流器、电子变压器、开关电源方面应用较多。

    图表12 不同耐压MOS管特点一览表

    MOS管与三极管、IBGT的差别

    1MOS管与三极管的差别

    三极管全称为半导体三极管,它的主要作用就是将微小的信号中止放大。MOS管与三极管有着许多相近的地方,也有许多不同之处。

    首先是开关速度的不同。三极管工作时,两个PN结都会感应出电荷,当开关管处于导通状态时,三极管处于饱和状态,假设这时三极管截至,PN结感应的电荷要恢复到平衡状态,这个过程需求时间。而MOS由于工作方式不同,不需要恢复时间,因此可以用作高速开关管。

    其次是控制方式不同。MOS管是电压控制元件,而三级管是电流控制元件。在只允许从信号源取较少电流的情况下,应选用MOS管;而在信号电压较低,又允许从信号源取较多电流的条件下,应选用三极管。

    接着是载流子种类数量不同。电力电子技术中提及的单极器件是指只靠一种载流子导电的器件,双极器件是指靠两种载流子导电的器件。MOS管只应用了一种多数载流子导电,所以也称为单极型器件;而三极管是既有多数载流子,也应用少数载流子导电;是为双极型器件。

    第三是灵活性不同。有些MOS管的源极和漏极可以互换运用,栅压也可正可负,灵活性比三极管好。

    第四是集成能力不同。MOS管能在很小电流和很低电压的条件下工作,而且它的制造工艺可以很方便地把很多MOS管集成在一块硅片上,因此MOS管在大范围集成电路中得到了普遍的应用。

    第五是输入阻抗和噪声能力不同。MOS管具有较高输入阻抗和低噪声等优点,被普遍应用于各种电子设备中,特别用MOS管做整个电子设备的输入级,可以获得普通三极管很难达到的性能。

    最后是功耗损耗不同。同等情况下,采用MOS管时,功耗损耗低;而选用三极管时,功耗损耗要高出许多。

    当然,在使用成本上,MOS管要高于三极管,因此根据两种元件的特性,MOS管常用于高频高速电路、大电流场所,以及对基极或漏极控制电流比较敏感的中央区域;而三极管则用于低成本场所,达不到效果时才会考虑替换选用MOS管。

    表13 MOS管与三极管主要差异比较一览

    2MOS管与IGBT的差别

    IGBT(Insulated Gate Bipolar Transistor),绝缘栅双极型晶体管,是由BJT(双极型三极管)和MOS绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和功率晶体管(GTR)的低导通压降两方面的优点。

    GTR饱和压降低,载流密度大,但驱动电流较大;MOSFET驱动功率很小,开关速度快,但导通压降大,载流密度小。IGBT综合了以上两种器件的优点,驱动功率小而饱和压降低。常见的IGBT又分为单管和模块两种,单管的外观和MOS管有点相像,常见生产厂家有富士电机、仙童半导体等,模块产品一般为内部封装了数个单个IGBT,由内部联接成适合的电路。

    由于IGBT原理为先开通MOS管,再驱动三极管开通,该原理决定了IGBT的开关速度比MOS管慢,但比三极管快。

    制造成本上,IGBT要比MOS管高很多,这是因为IGBT的制作多了薄片背面离子注入、薄片低温退火(如激光退火)工序,而这两个工序都需要专门针对薄片工艺的昂贵机台。

    在低压下,低压MOS管的导通压降通常都控制在0.5V以下(基本不会超过1V的),比如IR4110低压MOS管,其内阻为4mΩ,给它100A的导通电流,导通压降是0.4V左右。电流导通压降低,意味着导通损耗小,同时兼具开关损耗小的特性,因此,IGBT相对MOS管在电性能没有优势,加上在性价比上MOS管更具优势,所以基本上看不到低压IGBT。

    MOS管的最大劣势是随着耐压升高,内阻迅速增大,所以高压下内阻很大,致使MOS管不能做大功率应用。

    在高压领域,MOS管的开关速度仍是最快的,但高压下MOS管的导通压降很大(内阻随耐压升高而迅速升高),即便是耐压600V的COOLMOS管,导通电阻可高达几欧姆,致使耐流很小。

    而IGBT在高耐压下,导通压降几乎没明显增大(IGBT的导通电流通过三极管处理),所以高压下IGBT优势明显,既有高开关速度,又有三极管的大电流特性;另外,在新一代IGBT产品中,开关速度高(纳秒级),导通压降、开关损耗等也有了长足进步,使得IGBT耐脉冲电流冲击力更强,且耐压高、驱动功率小等优点更加突出。

    在需要耐压超过150V的使用条件下,MOS管已经基本没有优势。以典型的IRFS4115与第四代IGBT型SKW30N60对比中,在150V、20A连续工况下运行,前者开关损耗为6mJ/pulse,而后者只有1.15mJ/pulse,不足前者的1/5;若用极限工作条件,二者功率负荷相差将更悬殊!

    目前,诸如冶金、钢铁、高速铁路、船舶等有大功率需求的领域已较少见到MOS管,而是广泛应用IGBT元器件。

    总的来说,IGBT更适用于高压、大电流、低频率(20KHZ左右)场所,电压越高,IGBT越有优势,在600v以上,IGBT的优势非常明显;而MOSFET更适用于低电压、小电流、低频率(几十KHz~几MHz)领域,电压越低,MOS管越有优势。

    MOS管主要参数

    场效应管的参数很多,包括极限参数、动态电特性参数和静态电特性参数,其中重要的参数有:饱和漏源电流IDSS、夹断电压Up、开启电压VT(加强型绝缘栅管)、跨导gM、漏源击穿电压BVDS、最大耗散功率PDSM和最大漏源电流IDSM等。

    1最大额定参数

    最大额定参数,要求所有数值取得条件为Ta=25℃。

    图表14 MOS管的绝对最大额定值示例

    VDS/VDSS 最大漏源电压

    在栅源短接,漏源额定电压VDSS[或写作V(BR)DSS]是指漏-源未发生雪崩击穿前所能施加的最大电压。根据温度的不同,实际雪崩击穿电压可能低于额定VDSS。

    VGS/ VGSS 最大栅源电压

    VGS[或写作V(BR)GSS]额定电压是栅源两极间可以施加的最大电压。设定该额定电压的主要目的是防止电压过高导致的栅氧化层损伤。实际栅氧化层可承受的电压远高于额定电压,但是会随制造工艺的不同而改变,因此保持VGS在额定电压以内可以保证应用的可靠性。

    ID 连续漏电流

    ID定义为芯片在最大额定结温TJ(max)下,管表面温度在25℃或者更高温度下,可允许的最大连续直流电流。该参数为结与管壳之间额定热阻RθJC和管壳温度的函数:

    ID中并不包含开关损耗,并且实际使用时保持管表面温度在25℃(Tcase)也很难。因此,硬开关应用中实际开关电流通常小于ID 额定值@ TC=25℃的一半,通常在1/3~1/4。

    注:采用热阻JA可以估算出特定温度下的ID,这个值更有现实意义。

    IDM/IDSM 脉冲漏极电流/最大漏源电流

    该参数反映了器件可以处理的脉冲电流的高低,脉冲电流要远高于连续的直流电流。定义IDM的目的在于:线的欧姆区。对于一定的栅-源电压,MOSFET导通后,存在最大的漏极电流,如图表15所示,对于给定的一个栅-源电压,如果工作点位于线性区域内,漏极电流的增大会提高漏-源电压,由此增大导通损耗。长时间工作在大功率之下,将导致器件失效。因此,在典型栅极驱动电压下,需要将额定IDM设定在区域之下,区域的分界点在VGS和曲线相交点。

    图表15 MOSFET导通后,存在最大的漏极电流

    因此需要设定电流密度上限,防止芯片温度过高而烧毁。这本质上是为了防止过高电流流经封装引线,因为在某些情况下,整个芯片上最“薄弱的连接”不是芯片,而是封装引线。

    考虑到热效应对于IDM的限制,温度的升高依赖于脉冲宽度,脉冲间的时间间隔,散热状况,RDS(on)以及脉冲电流的波形和幅度。单纯满足脉冲电流不超出IDM上限并不能保证结温不超过最大允许值。可以参考热性能与机械性能中关于瞬时热阻的讨论,来估计脉冲电流下结温的情况。

    PDSM 最大耗散功率

    亦即容许沟道总功耗,标定了器件可以消散的最大功耗,可以表示为最大结温和管壳温度为25℃时热阻的函数。

    TJ、TSTG 工作温度和存储环境温度的范围

    这两个参数标定了器件工作和存储环境所允许的结温区间。设定这样的温度范围是为了满足器件最短工作寿命的要求。如果确保器件工作在这个温度区间内,将极大地延长其工作寿命。

    EAS 单脉冲雪崩击穿能量

    如果电压过冲值(通常由于漏电流和杂散电感造成)未超过击穿电压,则器件不会发生雪崩击穿,因此也就不需要消散雪崩击穿的能力。雪崩击穿能量标定了器件可以容忍的瞬时过冲电压的安全值,其依赖于雪崩击穿需要消散的能量。

    定义额定雪崩击穿能量的器件通常也会定义额定EAS。额定雪崩击穿能量与额定UIS具有相似的意义。EAS标定了器件可以安全吸收反向雪崩击穿能量的高低。

    L是电感值,ID为电感上流过的电流峰值,其会突然转换为测量器件的漏极电流。电感上产生的电压超过MOSFET击穿电压后,将导致雪崩击穿。雪崩击穿发生时,即使MOSFET处于关断状态,电感上的电流同样会流过MOSFET器件。电感上所储存的能量与杂散电感上存储,由MOSFET消散的能量类似。

    MOSFET并联后,不同器件之间的击穿电压很难完全相同。通常情况是:某个器件率先发生雪崩击穿,随后所有的雪崩击穿电流(能量)都从该器件流过。

    EAR 重复雪崩能量

    重复雪崩能量已经成为“工业标准”,但是在没有设定频率、其它损耗以及冷却量的情况下,该参数没有任何意义。散热(冷却)状况经常制约着重复雪崩能量。对于雪崩击穿所产生的能量高低也很难预测。

    额定EAR的真实意义在于标定了器件所能承受的反复雪崩击穿能量。该定义的前提条件是:不对频率做任何限制,从而器件不会过热,这对于任何可能发生雪崩击穿的器件都是现实的。在验证器件设计的过程中,最好可以测量处于工作状态的器件或者热沉的温度,来观察MOSFET器件是否存在过热情况,特别是对于可能发生雪崩击穿的器件。

    IAR 雪崩击穿电流

    对于某些器件,雪崩击穿过程中芯片上电流集边的倾向要求对雪崩电流IAR进行限制。这样,雪崩电流变成雪崩击穿能量规格的“精细阐述”;其揭示了器件真正的能力。

    图表16 雪崩破坏耐量测定电路和波形

    SOA 安全工作区

    每种MOS管都会给出其安全工作区域,功率MOS管不会表现出二次击穿,因此安全运行区域只简单从导致结温达到最大允许值时的耗散功率定义。

    2静态电特性

    图表17 静态电特性及参数一览表

    V(BR)DSS/VBDSS 漏源击穿电压(破坏电压)

    或叫BVDS,是指在特定的温度和栅源短接情况下,流过漏极电流达到一个特定值时的漏源电压。这种情况下的漏源电压为雪崩击穿电压。

    V(BR)DSS是正温度系数,其漏源电压的最大额定值随着温度的下降而降低,在-50℃时,V(BR)DSS大约是25℃时最大漏源额定电压的90%。

    BVGS 栅源击穿电压

    在增加栅源电压过程中,使栅极电流IG由零开端剧增时的VGS。

    VGS(th)阈值电压

    也用VT表示,是指加的栅源电压能使漏极开始有电流,或关断MOSFET时电流消失时的电压,测试的条件(漏极电流、漏源电压、结温)也是有规格的。正常情况下,所有的MOS栅极器件的阈值电压都会有所不同。因此,VGS(th)的变化范围是规定好的。VGS(th)是负温度系数,当温度上升时,MOSFET将会在比较低的栅源电压下开启。

    VGS(off) 夹断电压

    也用Up表示,是指结型或耗尽型绝缘栅场效应管中,使漏源间刚截止时的栅极电压。

    RDS(on) 导通电阻

    是指在特定的漏电流(通常为ID电流的一半)、栅源电压和25℃的情况下测得的漏-源电阻。

    RGS 栅源电阻

    即在栅、源极之间加的电压与栅极电流之比,这一特性有时以流过栅极的栅流表示MOS管的RGS能够很容易地超越1010Ω。

    IDSS 零栅压漏极电流

    也称为饱和漏源电流,是指在当栅源电压VGS=0时,在特定的漏源电压下的漏源之间泄漏电流。既然泄漏电流随着温度的增加而增大,IDSS在室温和高温下都有规定。漏电流造成的功耗可以用IDSS乘以漏源之间的电压计算,通常这部分功耗可以忽略不计。

    IGSS 栅源漏电流

    是指在特定的栅源电压情况下流过栅极的漏电流。

    3动态电特性

    图表18 动态电特性及参数一览表

    Ciss 输入电容

    将漏源短接,用交流信号测得的栅极和源极之间的电容就是输入电容。Ciss是由栅漏电容Cgd和栅源电容Cgs并联而成,或者Ciss=Cgs+Cgd。当输入电容充电致阈值电压时器件才能开启,放电致一定值时器件才可以关断。因此驱动电路和Ciss对器件的开启和关断延时有着直接的影响。

    Coss 输出电容

    将栅源短接,用交流信号测得的漏极和源极之间的电容就是输出电容。Coss是由漏源电容Cds和栅漏电容Cgd并联而成,或者Coss=Cds+Cgd,对于软开关的应用,Coss非常重要,因为它可能引起电路的谐振

    Crss 反向传输电容

    在源极接地的情况下,测得的漏极和栅极之间的电容为反向传输电容。反向传输电容等同于栅漏电容。Cres=Cgd,反向传输电容也常叫做米勒电容,对于开关的上升和下降时间来说是其中一个重要的参数,他还影响这关断延时时间。电容随着漏源电压的增加而减小,尤其是输出电容和反向传输电容。

    Eoss 输出电容存储能量

    表示输出电容Coss在MOS管存储的能量大小。由于MOS管的输出电容Coss有非常明显的非线性特性,随VDS电压的变化而变化。所以如果Datasheet提供了这个参数,对于评估MOS管的开关损耗很有帮助。并非所有的MOS管手册中都会提供这个参数,事实上大部分Datasheet并不提供。

    di/dt 电流上升率

    该参数反应了MOSFET体二极管的反向恢复特性。因为二极管是双极型器件,受到电荷存储的影响,当二极管反向偏置时,PN结储存的电荷必须清除,上述参数正反映了这一特性。

    图表19 寄生电容结构和电路示意图

    Qgs、Qgd和Qg(栅极电荷值)

    Qg栅极电荷值,也叫栅极总充电电量,反应存储在端子间电容上的电荷,既然开关的瞬间,电容上的电荷随电压的变化而变化,所以设计栅驱动电路时经常要考虑栅电荷的影响。

    Qgs为从0电荷开始到第一个拐点处,Qgd是从第一个拐点到第二个拐点之间部分(也叫做“米勒”电荷),Qg是从0点到VGS等于一个特定的驱动电压的部分。

    图表20 Qgs、Qgd和Qg参数含义示意图

    漏电流和漏源电压的变化对栅电荷值影响比较小,而且栅电荷不随温度的变化。测试条件是规定好的。栅电荷的曲线图体现在数据表中,包括固定漏电流和变化漏源电压情况下所对应的栅电荷变化曲线。在上图中,平台电压VGS(pl)随着电流的增大增加的比较小(随着电流的降低也会降低)。平台电压也正比于阈值电压,所以不同的阈值电压将会产生不同的平台电压。详解见下图:

    图表21 Qgs、Qgd和Qg参数含义分解

    td(on) 导通延时时间

    是从当栅源电压上升到10%栅驱动电压时到漏电流升到规定电流的90%时所经历的时间。

    td(off) 关断延时时间

    是从当栅源电压下降到90%栅驱动电压时到漏电流降至规定电流的10%时所经历的时间。这显示电流传输到负载之前所经历的延迟。

    Tr 上升时间

    上升时间是漏极电流从10%上升到90%所经历的时间。

    Tf 下降时间

    下降时间是漏极电流从90%下降到10%所经历的时间。

    NF 低频噪声系数

    单位为分贝(dB),噪声是由管子内部载流子运动的不规则性所引起的,由于它的存在,可使放大器即便在没有信号输人时,输出端也会出现不规则的电压或电流变化。噪声系数NF数值越小,代表管子所产生的噪声越小,场效应管的噪声系数约为几个分贝,比双极性三极管的要小。

    gM 跨导

    是表示栅源电压VGS对漏极电流ID的控制能力,即漏极电流ID变化量与栅源电压VGS变化量的比值,是权衡场效应管放大才能的重要参数。

    4其他重要参数

    除以上介绍的参数之外,MOS管还有很多重要的参数,明细如下。

    表22 MOS管其他重要参数列表返回搜狐,查看更多

    责任编辑:

    展开全文
  • DRAM是目前半导体产业中最为艰难的市场之一,因为其利润空间已经非常微薄,即便对具有最高成本效益的制造商而言亦是如此。因此,DRAM制造商必须在满足市场对更大存储密度和更高速度需求的同时不断地找到降低成本的...
  • 离子推力器的加速栅电压对加速栅截获电流的大小有影响。目前,离子推力器加速栅电压值是通过实验多次调节确定的,理论计算只能给出加速栅电压最大值。针对兰州空间技术物理研究所研制的双级加速离子推力器开展了加速...
  • MOS管电压开关电路原理-KIA MOS管

    千次阅读 2020-05-19 14:56:31
    需要注意的是,Vgs指的是栅极G与源极S的电压,即栅极低于电源一定电压就导通,而非相对于地的电压。但是因为PMOS导通内阻比较大,所以只适用低功率的情况。大功率仍然使用N沟道MOS管。 N沟道mos

    MOS管在开关电路中的使用

    关键词:电压MOS管开关电路
    MOS管开关电路是利用一种电路,是利用MOS管栅极(g)控制MOS管源极(s)和漏极(d)通断的原理构造的电路。MOS管分为N沟道与P沟道,所以开关电路也主要分为两种。

    PMOS的特性,Vgs小于一定的值就会导通,适合用于源极接VCC时的情况(高端驱动)。需要注意的是,Vgs指的是栅极G与源极S的电压,即栅极低于电源一定电压就导通,而非相对于地的电压。但是因为PMOS导通内阻比较大,所以只适用低功率的情况。大功率仍然使用N沟道MOS管。

    N沟道mos管开关电路
    NMOS的特性,Vgs大于一定的值就会导通,适合用于源极接地时的情况(低端驱动),只要栅极电压大于参数手册中给定的Vgs就可以了,漏极D接电源,源极S接地。需要注意的是Vgs指的是栅极G与源极S的压差,所以当NMOS作为高端驱动时候,当漏极D与源极S导通时,漏极D与源极S电势相等,那么栅极G必须高于源极S与漏极D电压,漏极D与源极S才能继续导通。

    一般情况下普遍用于高端驱动的MOS,导通时需要是栅极电压大于源极电压。而高端驱动的MOS管导通时源极电压与漏极电压(VCC)相同,所以这时栅极电压要比VCC大4V或10V.如果在同一个系统里,要得到比VCC大的电压,就要专门的升压电路了。很多马达驱动器都集成了电荷泵,要注意的是应该选择合适的外接电容,以得到足够的短路电流去驱动MOS管。

    MOS管是电压驱动,按理说只要栅极电压到到开启电压就能导通DS,栅极串多大电阻均能导通。但如果要求开关频率较高时,栅对地或VCC可以看做是一个电容,对于一个电容来说,串的电阻越大,栅极达到导通电压时间越长,MOS处于半导通状态时间也越长,在半导通状态内阻较大,发热也会增大,极易损坏MOS,所以高频时栅极栅极串的电阻不但要小,一般要加前置驱动电路的。

    场效应管的作用主要有信号的转换、控制电路的通断,这里我们讲解的是MOS管作为开关管的使用。对于MOS管的选型,注意4个参数:漏源电压(D、S两端承受的电压)、工作电流(经过MOS管的电路)、开启电压(让MOS管导通的G、S电压)、工作频率(最大的开关频率)。下面我们看一下MOS管的引脚,如下图所示:

    在这里插入图片描述
    在这里插入图片描述

    有3个引脚,分别为G(栅极)、S(源极)、D(漏极)。在开关电路中,D和S相当于需要接通的电路两端,G为开关控制。这里给大家分享一个自己的分辨P沟道和N沟道的方法,我们就看中间的箭头,把G(栅极)连接的部分当做沟道,大家都知道PN结,而不是NP结,那么就是P指向N的,所以脑海里想到这样的情景 P–》N,所以箭头都是P–》N的,那么中间的箭头指向的就是N,如果指向沟道那就是N沟道,如果指向的是S(没有指向沟道),那就是P沟道。这个方法也适用于三极管的判别(NPN、PNP)。

    在上图中我们可以看到右边都有一个寄生二极管,起到保护的作用。那么根据二极管的单向导电性我们也能知道在电路连接中,D和S应该如何连接。使用有寄生二极管的N沟道MOS管的情况下,D的电压要高于S的电压,否则MOS管无法正常工作(二极管导通)。使用有寄生二极管的P沟道MOS管,S的电压要高于D的电压,原因同上。

    下面是MOS管的导通条件,只要记住电压方向与中间箭头方向相反即为导通(当然这个相反电压需要达到MOS管的开启电压)。比如导通电压为3V的N沟道MOS管,只要G的电压比S的电压高3V即可导通(D的电压也要比S的高)。同理,导通电压为3V的P沟道MOS管,只要G的电压比S的电压低3V即可导通(S的电压比D的高)。在电路中的典型应用如下图所示,分别为N沟道与P沟道的MOS管驱动电路:

    在这里插入图片描述
    在这里插入图片描述

    我们可以看到,N沟道的MOS管的电路中,BEEP引脚为高电平即可导通,蜂鸣器发出声音,低电平关闭蜂鸣器;P沟道的MOS管是用来控制GPS模块的电源通断,GPS_PWR引脚为低电平时导通,GPS模块正常供电,高电平时GPS模块断电。

    重点、重点、重点:以上两个应用电路中,N沟道和P沟道MOS管不能互相替代,如下两个应用电路不能正常工作:
    在这里插入图片描述
    在这里插入图片描述
    可申请样品及报价和有技术支持,有什么问题有技术员帮忙解决问题!有需要或想了解下的可以加扣扣联系!2880195519电话联系:18123972950

    展开全文
  • 供高电压栅极驱动器 IC 使用的自举电路的设计和使用准则pdf,本文讲述了一种运用于功率型 MOSFET 和 IGBT 设计高 性能自举式栅极驱动电路的系统方法,适用于高频率, 大功率及高效率的开关应用场合。不同经验的电力电子...
  • 行业-电子政务-栅极开启电压补偿电路、显示面板、驱动方法及显示装置.zip
  • 同时为了方便分析假设Uds=0,此时若给栅极一个正向电压,金属栅极于P型衬底之间相当于一个平板电容器,在正向栅极电压的作用下,便产生垂直于衬底表面的电场,这个电场排斥空穴并吸引电子。如果不考虑两个N+区,则...

    1、MOSFET介绍

    MOS场效应管时是场效应管的一种,另一种为结型场效应管。MOS场效应管又分为耗尽型与增强型两种,大部分集成电路中使用的是增强型MOSFET。因此本文主要介绍增强型MOSFET及其特性在设计中的体现。在介绍MOSFET之前,首先需要了解一下PN结的相关知识。

    1.1   PN结

    1.1.1  什么是PN结 

            如果把一块本征半导体的两边掺入不同的元素,使一边为P型,另一边为N型。则在它们的交界处就产生了电子和空穴的浓度差,电子与空穴都会向浓度低的地方做扩散运动。则P区失去空穴的负离子与N区失去电子的正离子会产生内建电场,这个内建电场的电位差称为势垒高度。内建电场的电场力会阻止空穴或电子的移动,在内电场力的作用下,当多数载流子扩散与少数载流子的漂移运动两者相同时,达到动态平衡,此时没有电流。此种状态下,这些不能移动的正负粒子所在的空间电荷区称为PN结(又称为耗尽层)。

    1.1.2  PN结的单向导电性

            PN结是构成二极管、三极管及可控硅等许多半导体器件的基础。由于PN结的特性,当给PN结加正偏压时,内建电场的电位差减小,即势垒高度的降低。此时破坏了PN结的动态平衡,多数载流子的扩散运动会大于少数载流子的漂移运动,因此会产生扩散电流又称正向电流。相反地,若加反向电压,内建电场的势垒高度会进一步升高,则多数载流子的扩散运动进一步受到抑制,此时少数载流子的漂移运动会大于多数载流子的扩散运动,会形成漂移电流也称反向电流。反向电流比正向电流小得多,但受温度影响较大。

    1.2   增强型MOSFET

    1.2.1  增强型N沟道MOSFET

            增强型N沟道 MOSFET其结构如下图所示。它以一块低掺杂的P型硅为衬底,用半导体光刻、扩散工艺制作两个高掺杂浓度的N+区,并用金属铝引出两个电极,分别作为漏极D和源极S。然后在漏极和源极之间的P型半导体表面覆盖一层很薄的二氧化硅(Si02)绝缘层膜,再在这个绝缘层膜上装上一个铝电极,作为栅极G。在不通电时,两个N+区与P型衬底都会存在耗尽层,源极与漏极两者相当于断开,没有电流产生。

             在常见的N沟道增强型 MOSFET的分析中,一般会将源级和衬底短接后接地。同时为了方便分析假设Uds=0,此时若给栅极一个正向电压,金属栅极于P型衬底之间相当于一个平板电容器,在正向栅极电压的作用下,便产生垂直于衬底表面的电场,这个电场排斥空穴并吸引电子。如果不考虑两个N+区,则随着栅极电压的增大,该电场首先排斥上表面的空穴形成耗尽层,如果继续增大电压,则会继续吸引电子,上表面出现类似N型半导体的特征。此时出现的N型层称为反型层,即MOS管名字中的N沟道。现在再来考虑两个N+区的影响,若两个N+区的电压为0,在栅极电压的影响下,N+的多数载流子会被吸引,此时靠近栅极部分的耗尽层的多数载流子的扩散运动会大于少数载流子的漂移运动。因为多数载流子的移动方向为栅极, 其扩散运动并不是在源极与漏极之间,因此源极漏极之间仍没有扩散电流。但此时两个N+区即源极与漏极已经通过反型层相连了,很显然,若源极与漏极间存在电势差,那么反型层的多数载流子会在水平方向上做扩散运动,此时源极与漏极之间则会产生电流。

            通过上文的分析,好像可以知道MOS是如何导通的,但其实上文的分析存在一个问题,即我们一开始假设Uds为0,但产生电流时Uds是不为0的,因此最开始分析时的基础条件改变了。因此在我们来分析一下反型层形成时,若Uds不为0,会发生什么。假设Uds大于0,很显然,若Uds大于0,由于源极与衬底是短接接地的,那么漏极与衬底之间是反偏的,那么漏极的N+区的耗尽层会偏大,即靠近漏极的反型层宽度会较窄,如下图所示:

            看到这里,我相信大家会有疑惑,觉得源极与漏极之间的反型层通道几乎被切断了,那么源极与漏极之间还存在扩散电流吗?答案是仍然存在扩散电流,而且不会比反型层通道较宽时的电流下,因为随着Uds的增大,虽然源极与漏极之间的通道会逐渐变窄,但两者的电势差变大,对电子的吸引也会增大。只要增大的吸引力产生的影响大于通道变窄的影响,那么电流依然会增大,此时MOS工作在可变电阻区。若Uds继续增大,而电流基本不发生变化时,则此时通道变窄与吸引力变大两者就极为接近了,但总体还是吸引力略大。若一直增大电压,则MOS管会进入击穿区,这并不是数字集成电路中使用的范围,不作过多分析。通过上文的分析可以发现,各个电极之间的电压变化是很灵活的,因此我们要抓住PN结的特性,灵活地进行分析 。

     1.2.2  CMOS传输门

           通过上面的基础,我们来分析一个MOS管应用的实例——CMOS传输门。CMOS传输门(Transmission Gate)是一种既可以传送数字信号又可以传输模拟信号的可控开关电路,由一个PMOS和一个NMOS管并联构成,上面的MOS管是增强型P沟道MOSFET,下面的MOS管是增强型N沟道MOSFET。CMOS传输门具有很低的导通电阻(几百欧)和很高的截止电阻(大于10^9欧),其结构如下图所示。

    CMOS传输门工作原理

            D触发器是 IC芯片的重要组成部分,在CMOS工艺中,D触发器通常由传输门组成。分析CMOS传输门的工作原理之前,我们首先要提一个概念——开启电压,开启电压是指开始出现反型层时的电压, 如果根据上文的分析,我们可能会认为开启电压时指栅极与衬底之间的电压,其实并不是,开启电压是指源极与栅极之间的电压。很显然,我们之前的分析源极与衬底都是短接的,如果源极与衬底并未短接,那么此时的开启电压与 源极与衬底短接时的开启电压是不同的。这种情况属于MOSFET二级效应中的衬偏效应,又叫体效应,对于增强型N沟道MOSFET而言,导通条件仍然是Vgs>Vt。

            我们先分析下面的增强型N沟道MOSFET,C对应栅极G极,Vi对应源极S极,它的衬底接地。当C=0时,很显然无论输入Vi是0还是1(数字信号非0即1),Vgs都是达不到开启电压的。当C=1时,若Vi=0,此时Vgs可以达到开启电压,MOS管导通;当C=1时,若Vi=1,此时Vgs等于0无法达到开启电压,MOS管关断。总结下来就是 当C=1,且Vi=0时,增强型N沟道MOSFET可以导通,其他情况下都不导通。

            下面的增强型P沟道MOSFET导通条件分析与上面的分析类似,总结下来就是总结下来就是 当C非=0,且Vi=1时,增强型P沟道MOSFET可以导通,其他情况下都不导通。

            对两个MOS管分别进行分析后发现,当C=0时,两个MOS管都是不导通的。当C=1时,若Vi=0,下面的强型N沟道MOSFET导通;若Vi=1,上面的强型P沟道MOSFET导通。两个MOS管一起作用保证当C=1时,输入信号总是可以通过输出门;而当C=0时,两个MOS管都截止,传输门相当于开路。

            一般而言,数字电路工作在可变电阻区和截止区。截止区很好理解,即MOS管不导通,MOS管阻抗可以看作无限大,相当于MOS管开路。可变电阻区上文已经作过介绍,即电流随着电压的变大而变大,此时MOS管呈现导体的性质,MOS管阻抗可以认为很小,那么源极与漏极的电压是十分接近的,可以认为它们相等,这就是CMOS传输门的原理。因为MOS是对称的,因此CMOS传输门输入和输出可以对调,即源极漏极可以对调。

    2、MOS管性质在数字设计中的体现

    2.1 建立时间 和 保持时间

            移除时间与恢复时间本质上也是触发器需要满足建立时间与保持时间。

            下面两幅图分别为建立时间与保持时间存在的原因示意图,本人对此的理解不够清晰,不做过多分析。(原文链接:Setup and Hold Time Explained

    (2021/9/28   华为笔试题中关于建立时间的解释: setup time实际上主要是由寄存器内部主Latch的K1,u1,u2引入的delay )

    虽然为什么需要建立时间和保持时间没有十分正确或者深刻的理解,但从查阅的资料来看,大多数都总结为一个原因,就是新老数据不一致的问题。我们以下图为例,当时钟为高电平或低电平时,实际上都会形成一个逻辑环,而传输门时环中的一部分。我们可以想象一下,若蓝色圈内的传输门关断时,B点有一个最新的值,而Z点有一个老的值,那么Z与B点的值就不一样。假设B为0,Z为1,那么当B的数据到达C时,C的值为1;Z的值到达B时,B的值为1;这样就会有一个问题,B与C与Z的值就陷入了无尽的0和1的循环之中,那么就不能确定C点输出的是0还是1。但是这种无限循环是建立在1和0的跑得一样快的前提下的,实际的电路会受各种因素的影响,1和0可能会相遇。所以实际的电路会在这种情况下不停的变化动荡,直至达到一个稳定的值。虽然MTBF可能不止一个周期,但是这个时间应该指的是亚稳态在后级寄存器传播的时间。也就是说,如果某一个触发器上一个边沿出现了亚稳态,其下一个时钟沿如果数据满足建立保持时间,那么这个触发器的值就是稳定的。但是其上一个周期出现的亚稳态可能已经传播到下一级寄存器或者输出了。

    2.2 低功耗问题

    2.2.1 动态功耗


    动态功耗来源于:
    (1)翻转功耗 :当门翻转时,负载电容充电和放电,称为翻转功耗。
    (2)短路功耗 : pmos和nmos管的串并联结构都导通时的有短路电流,称为短路功耗。

            以下图的CMOS非门为例,上面的MOS管为增强型P沟道MOSFET,下面的MOS管为增强型N沟道MOSFET,Vin为0时,上面的MOS管导通,下面的MOS管关闭,上面的MOS管源极接高电平,则导通时输出为高电平。 由上文的对MOS管的分析可以知道,MOS管的导通与截止的前提条件时需要导电沟道的。导电沟道的形成需要电子的运动,需要一定的时间,且是个连续过程,因此到信号变化时,两个MOS管时会在某些时刻都导通的,此时会产生短路电流。而信号翻转时,负载电容的充放电的功耗则很好理解。除此之外,我们知道MOS管的沟道形成时,其实相当于一个平板电容器,这个等效电容应该也会产生一定的功耗(个人想法,未求证)。

    1.1 翻转功耗
    有以下办法可以降低翻转功耗:

    (1)使用回写结构

    图1 回写结构寄存器

             可以看出,使用回写结构,data_out驱动的组合逻辑会降低动态功耗,如上文的CMOS非门,若输入不变,则动态功耗降低。
    (2)使用门控时钟

            使用回写结构可以降低触发器输出驱动的组合逻辑的动态功耗,但是D触发器本身因为时钟的翻转而导致内部的MOSFET不停的翻转,因此门控时钟大大降低D触发器的动态功耗,同时由于触发器的输出没有改变,也能减少后继组合逻辑的功耗。

    (2)减小负载电容
            电容来自于电路中的连线以及晶体管。缩短连线长度,良好的平面规划和布局可以使连线电容减小。选择较小的逻辑级数以及较小的晶体管可以减小器件的翻转电容。
    (3) 减小毛刺
            毛刺会增大活动因子,有可能使门的活动因子增加到1以上。

    (4)降低电压
            动态功耗与电压有平方的关系,降低电源电压可以显著降低功耗。将芯片划分成多个电压域,每个电压域可以根据特定电路的需要进行优化。例如,对于存储器采用高电源电压来保证存储单元的稳定性,对于处理器采用中等大小的电压,对运行速度较低的IO外围电路采用低电压。解决跨电压域信号传输的方法是使用电平转换器。

    (6)降低频率
            动态功耗正比于频率,芯片只应当工作在所要求的频率下,不能比所要求的还要快。由前面小结可以,降低频率还可以采用较低的电源电压,大大降低功耗。

    (7)谐振电路
            谐振电路通过使能量在储能元件如电容或电感之间来回传送而不是将能量泄放到来减小翻转功耗。

    1.2 短路功耗
    短路功耗发生在当输入发生翻转时,上拉和下拉网络同时部分导通的时候。如果输入信号翻转速率比较慢,那这两个网络将同时导通较长的一段时间,短路功耗也会比较大,增大负载电容可以减小短路功耗,原因是负载较大时,输出在输入跳变期间只翻转变化很小的一个量。

    短路电流一般为负载电流的10%。当输入边沿变化速度很快时,短路功耗一般只占翻转功耗的2%-10%。

    2. 静态功耗
    静态功耗主要来源于:
    (1)流过截止晶体管的亚阈值泄漏电流(subthreshold leakage)
    (2)流过栅介质的泄漏电流(gate leakage)
    (3)源漏扩散区的p-n节泄漏电流(junction leakage)
    (4)在有比电路中的竞争电流

    2.1 亚阈值泄漏电流
            亚阈值泄漏电流是晶体管应当截止时流过的电流。在90nm节点之前,泄漏功耗主要在休眠模式下才考虑,这是因为它与动态功耗相比可以忽略不计。但是在低阈值电压和薄栅氧的纳米工艺中,泄漏电流占到总工作功耗的1/3。

            亚阈值泄漏电流与多种因素有关。提高源极电压或应用一个负的体电压可以减小泄漏。泄漏电流还与温度有关,限制芯片温度对于控制泄漏至关重要。另外,通过两个或更多个串联晶体管的泄漏电流会应堆叠效应(stack effect)而大大减小。例如两输入与非门,两个NMOS堆叠在一起。

    2.2 栅泄漏电流
            栅极泄漏电流发生在一个电压加到栅上时(例如当门导通时)载流子遂穿通过薄栅介质的情况下。泄漏电流与介质厚度有极强的关系。工艺中通过选择合适厚度的介质将栅泄漏电流限制到一个可接受的水平上。泄漏电流还取决于栅极电压。通过使晶体管堆叠起来并使截止晶体管靠近电源/地线可以使栅泄漏电流减小。

    2.3 结泄漏电流
            结泄漏电流发生在源或漏扩散区处在与衬底不同电位的情况下。结泄漏电流与其他泄漏电流相比时通常都很小。

    2.4 竞争电流
            静态CMOS电路没有任何竞争电流,但其他某些电路甚至在静态时本身就会吸取电流。电流模式逻辑和许多模拟电路也会吸取静态电流。这样的电路应该在休眠模式时通过禁止上拉或电流源工作来关断他们。

    2.5 降低静态功耗办法
    (1)电源门控
    减小静态电流最容易的方法就是关断休眠模块的电源。这一技术称为电源门控。
    (2) 多种阈值电压和栅氧厚度
    有选择的应用多种阈值电压可以使具有低Vt晶体管保持性能而又使具有高Vt晶体管的其他路径减少泄漏。
    大多数纳米工艺的逻辑管采用薄栅氧,IO晶体管采用厚的多的栅氧以使它们能够承受较大的电压。
    (3)可变阈值电压
    通过体效应可以调制阈值电压。在休眠模式下应用一个反向体偏置减小泄漏。在工作模式下利用一个正向体偏置来提高性能。
    (4)输入向量控制
    由前面可知,堆叠效应和输入排序会引起亚阈值泄漏和栅泄漏的变化。因此,一个逻辑模块的泄漏与门的输入有关。输入向量控制是当模块置于休眠模式时,应用一组输入图案使模块的泄漏最小。这些输入向量可以通过寄存器上的置位/复位输入端或通过扫描链加入。

    参考链接 :

    (1)静态功耗与动态功耗_zhong_ethan的博客-CSDN博客_静态功耗

    (2)芯片设计进阶之路——低功耗深入理解(一) - 知乎

    (3)动态功耗计算 - 春风一郎 - 博客园
     

    展开全文
  • 飞兆半导体公司(Fairchild Semiconductor)推出新的高电压栅极驱动IC(HVIC)产品FAN7371,具有4A电流驱动能力,可在消费电子和工业应用中实现出色的系统可靠性及节省电路板空间的优势。FAN7371备有宽泛的高边驱动工作...
  • mos管栅极震荡的一个对比试验

    千次阅读 2020-04-11 12:27:08
    测试频率2.4m, 板子上栅极电容C电感L未测量,但效果还是很明显的 这个震荡是栅极电阻小于导致的rlc震荡,只要栅极电阻大于等于该值就可以消除震荡,电阻太大也会影响最大输出频率 ...
  •  栅源电压栅极和源极两端的电压。  栅极(daoGate——G,也叫做门极),源极(Source——S), 漏极(Drain——D)  将两个P区的引出线连在一起作为一个电极,称为栅极,在N型硅片两端各引出一个电极,分别称为源...
  • 确切的说,这个名字描述了集成电路中MOS管的结构,即:在一定结构的半导体器件上,加上二氧化硅和金属,形成栅极。MOS管的source和drain是可以对调的,都是在P型backgate中形成的N型区。在多数情况下,两个区是一样...
  • 参考资料-理解MOSFET的VTH:栅极感应电压尖峰.zip
  • (1)场效应管是电压控制器件,它通过VGS(栅源电压)来控制ID(漏极电流); (2)场效应管的控制输入端电流极小,因此它的输入电阻(10~10Ω)很大。 (3)它是利用多数载流子导电,因此它的温度稳定性较好; ...
  •  Intersil公司此次推出的新型驱动器增加了栅极驱动电流(UGATE的流出和吸入栅极驱动电流为4A ,LGATE的吸入和流出电流则分别为6A和4A),可以缩短栅极电压上升、下降时间。这将最大限度地降低开关损耗并改善效率,...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 5,745
精华内容 2,298
关键字:

栅极电压

友情链接: uart.rar