精华内容
下载资源
问答
  • 主存储器
    千次阅读
    2021-09-18 19:07:04

    3.1 主存储器概述

    3.1.1 存储器

            计算机系统的记忆设备,用来存放程序数据

    3.1.2 存储器相关概念

    存储位元:仅能存储1位二进制数据,是最小的存储单位。 

    存储单元:由若干个存储位元组成。一般为2^n个。

    存储器:由若干个存储单元组成的结构。


    3.1.3 主存储器处于全机中心地位


            计算机的发展,以运算器为中心逐渐变为以存储器为中心;计算机的结构决定存储器的存储中心地位;IO设备的发展使存储器成为数据传送中心地位;共享存储器的多处理器的出现,加强了存储器作为全机中心的作用;中央处理器的高速与存储器的低速,使得存储器的速度决定了指令执行速度与数据的处理速度。

    3.1.4 存储器的分类


    存储介质:半导体存储器和磁表面存储器.

    存取方式:随机存储器和顺序存储器.

    存储内容可变性:只读存储器和随机读写存储器.

    信息易失性:易失性存储器和非易失性存储器.

    系统中的作用:主存储器、高速缓冲存储器、辅助存储器、控制存储器.
     

    主存储器(内存)
            直接访问,速度较快,容量不大,存放当前运行的程序和数据.

    辅助存储器(外存)
            通过IO接口进行访问,速度较慢,容量大,一般用来存放历史数据与软件.

    高速缓冲存储器(cache)
            为了匹配cpu和主存之间的速度差,利用程序访问的局部性原理设置的部件.

     3.1.5 主存储器的组成

     

     主存储器与CPU的连接

     

    3.1.6 主存储器的技术指标

    存储周期
            指连续启动两次读操作所需间隔的最小时间,是存储器的响应时间.

    存取时间
            亦称存储器访问时间,指cpu一次读操作命令发出到该操作完成,将数据读出到DB上所经历的时间,是cpu访问存储器的响应时间。 

     

    更多相关内容
  • 本文将介绍主存储器部件的组成及设计
  • 主存储器概述  (1)主存储器的两个重要技术指标  ◎读写速度:常常用存储周期来度量,存储周期是连续启动两次独立的存储器操作(如读操作)所必需的时间间隔。  ◎存储容量:通常用构成存储器的字节数或字数...
  • 实验二主存储器空间的分配和回收.doc
  • 修改主存储器的时序;5) 修改主存储器(Update Main Memory) 修改主存储器命令格式如下: ; 修改主存储器命令根据所传送的字节数据,寻址主存储器的EEPROM字节,然后修改相应字节的内容。该命令的控制字为38H。在处理...
  • 主存储器(一)

    2022-05-12 21:35:54
    主存储器(一)一、主存储器技术指标1.主存容量2.存储器存取速度3.主存带宽二、主存储器的基本操作三、读/写存储器2.MOS晶体管2.SRAM3.DRAM四、存储器的分类1.按存储介质2.按工作性质/存取方式3.按信息的可更改性4....

    一、主存储器技术指标

    1.主存容量

    容量单位:位(bit)、字节(Byte)(1B=8b)
    存储字(Word)
    ➢ 一个二进制数由若干位或字节组成,当这个二进制数作为一个整体存入或取出时,这个数称为存储字。
    存储单元
    ➢ 存放存储字或存储字节的主存空间称为存储单位或主存单元
    ➢ 由计算机的结构确定
    是CPU对主存可访问操作的最小存储单位
    编址方式
    以字或者字节为单位表示的主存储器存储单元的总数。
    ➢ 字节编址:以字节数表示
    ➢ 字编址:字数×字长(bit)

    例如:设机器按字节编址,设地址线24根(每根地址线可以传入0或1两种数据,24根有 2 24 2^{24} 224种01组合的情况)
    按字节寻址: 寻址范围 2 24 2^{24} 224 个* 1B = 16MB
    按字寻址: 若字长为16位 寻址范围8MW
    若字长为32位 寻址范围4MW

    主存中存储单元地址的分配
    在这里插入图片描述

    在这里插入图片描述
    例题:
    在这里插入图片描述
    注意:1K= 2 10 2^{10} 210;1M= 2 20 2^{20} 220;1G= 2 30 2^{30} 230
    解答:32K= 2 15 2^{15} 215故地址线为15根,16位代表需要16根数据线。
    在这里插入图片描述

    例题:某计算机系统,内存按字节编址,有28根地址总线,字长为32位(数据总线为32根),分别求出按字节寻址和按字寻址时可寻址的单元个数。
    答:因为按字节编址,所以每个地址对应一个字节(8位二进制数)。
    按字节寻址时,28根地址线,可以表示 2 28 2^{28} 228个(256M个)单元,即0~ 2 28 2^{28} 228-1。
    按字寻址时,因为字长为32位,即每个字包含4个字节,因此,每个字地址需要保留2位作为字地址内的字节索引,只剩28-2=26位可用地址,表示 2 26 2^{26} 226个(64M个)单元。
    但是,不管按什么方式寻址,内存的容量是一致的,即 2 28 2^{28} 228 B = 2 26 2^{26} 226 * 4B = 256MB

    2.存储器存取速度

    • 存取时间 存储器的访问时间
    存储器存取时间(Ta)(指启动一次存储器操作到完成该操作所经历的时间)
    ➢ 读出时间:指从CPU向主存发出有效地址和读命令开始,直到将被选单元的内容读出为止所用的时间。
    ➢ 写入时间:指从CPU向主存发出有效地址和写命令开始,直到信息写入被选中单元为止所用的时间。
    存储周期Tm(存取周期、访问周期、读写周期)
    ➢ 连续启动两次独立的存储器操作(读或写)所需间隔的最小时间( ns级)
    存储周期Tm > 存储器存取时间Ta
    ➢ 存储器由于读出放大器、驱动电路等都有一段稳定恢复时间,读出后不能立即进行下一次访问。

    3.主存带宽

    在这里插入图片描述

    主存带宽Bm(数据传输率)
    ➢ 表示每秒从主存进出信息的最大数量,单位为字/秒、字节/秒、位/秒。
    ➢ 例如:存取周期为500ns,每个存取周期可以访问16位,则带宽为32M位/秒。
    ➢ 存储器带宽决定了以存储器为中心的机器获得信息的传输速度,它是改善机器瓶颈的一
    个关键因素。为提高存储器带宽,可采取如下措施:
    • 缩短存取周期
    • 增加存储字长
    • 增加存储体

    二、主存储器的基本操作

    冯诺依曼体系结构下的主存储器基本操作:
    AB:地址线; DB:数据线; CB:控制线
    异步协同工作方式时,在存储器完成读写任务之后,需要向控制总线发送Ready信号。

    1.读/取操作

    在这里插入图片描述

    2.写/存操作

    在这里插入图片描述

    在这里插入图片描述

    在这里插入图片描述
    在这里插入图片描述
    半导体存储芯片的基本结构
    在这里插入图片描述
    存储芯片片选线
    在这里插入图片描述

    三、读/写存储器

    随机存储器根据记忆单元的结构
    静态存储器 SRAMMOS双稳态触发器
    动态存储器 DRAMMOS电容存储电荷

    1.预备知识

    在这里插入图片描述
    在这里插入图片描述

    2.SRAM

    T1-T4组成两个反相器,交叉耦合连接。
    T5-T6读写操作的控制门
    在这里插入图片描述
    如何保持信息?
    当未被选中时,字选择线保持低电平,两条位线保持高电位,T5和T6不导通处于截止状态,故可将电荷保存在T1—T4中,即信息保存在其中。
    在这里插入图片描述
    如何读出信息?
    字选择线保持高电位时T5和T6导通,我们可以规定T1通T2止时,存储的是1;T1止T2通时,存储的是0。若原来单元处于1态(T1导通,T2截止),就有电流自位线1经T5流向T1,从而在位线1产生一个负脉冲,因T2截止,故位线2不产生负脉冲。若触发器处于0态,即T1截止、T2导通,则与上述情况相反,在位线2将产生负脉冲。这样便可根据两条位线中哪一条产生负脉冲来判断触发器的状态。
    在这里插入图片描述
    在这里插入图片描述

    如何写入信息?
    写入时,只要位线1、位线2分别送高电位和低电位,或分别送低电位和高电位,便可迫使触发器状态发生变化,从而把信息写入单元。
    在这里插入图片描述
    例如:位线1送低电位、位线2送高电位,当单元被选中时,位线2便通过T6向T1栅极充电,使T1导通,而T2通过T5和位线1放电,使T2截止,从而单元便处于1态。
    在这里插入图片描述

    SRAM的地址译码方式:
    由上面例子,我们知道:
    4个单元,需要 2 2 2^{2} 22 个地址,用2位二进制数可表示
    16个单元,需要 2 4 2^{4} 24 个地址,用4位二进制数可表示
    16K个单元呢?需要 2 14 2^{14} 214个地址,用14位二进制数可表示
    (1)单译码方式(线选法)
    单译码方式又称线选法,优点是结构简单,缺点是使用的外围电路多,成本昂贵。 存储器会形成纵向很长而横向很窄的不合理结构,所以这种方式只适用于容量不大的存储器。
    在这里插入图片描述
    (2)双译码方式(重合法)
    双译码方式又称为重合法。通常是把K位地址码分成接近相等的两段,一段用于水平方向作X地址线,供X地址译码器译码;一段用于垂直方向作Y地址线,供Y地址译码器译码。X和Y两个方向的选择线在存储体内部的一个记忆单元上交叉,以选择相应的记忆单元。
    在这里插入图片描述
    地址译码电路能把地址线送来的地址信号翻译成对应的存储单元的选择信号
    把输入代码译成相应的控制电位,以实现代码所要求的操作。
    在这里插入图片描述
    读时序:不管地址先建立还是片选信号先建立,读出的延迟时间t主要由后建立的信号决定。
    (左地址信号后建立,延迟时间 t 由地址信号决定;右片选信号后建立,延迟时间 t 由片选信号决定;)
    在这里插入图片描述

    写时序:存储器一般不允许地址在WE=0有变化,否则会将数据写入无关单元。
    在这里插入图片描述

    3.DRAM

    DRAM为了节省外部引脚采用了行选和列选的译码方式,使外部地址线条数只是实际寻址地址线条数的一半。

    (1)DRAM工作原理

    左为三管动态RAM;单管动态RAM。
    在这里插入图片描述
    三管动态RAM:
    读出操作:读出与原存信息相反。(在读数据线的输出端需要加一个非门)
    预充电后T4导通,此时Vdd通过T4为读数据线充电,读数据线暂时呈高电平(表示1),然后读选择线有效(呈高电平)T2导通。
    当Cg有电时(存1)T1导通,读数据线通过T2、T1放电,放电后呈低电平,读出信息为0(存1读0);
    当Cg无电时(存0)T1未导通,读数据线保持高电平,读出信息为1(存0读1)。
    写入操作:写入与输入信息相同。
    写选择线呈高电平,T3导通,写数据线呈高电平时通过T3给Cg充电,则Cg中保存的是1;写数据线呈低电平时通过T3给Cg放电,则Cg中保存的是0。
    单管动态RAM:
    读出操作:读出时数据线有电流为“1”,无电流为“0”。
    字线为控制线,选中时呈高电平T导通,若Cs存0则数据线无电流(读0),若Cs存1则数据线有电流(读1)。
    写入操作:写入时Cs充电为“1”放电为“0”。
    字线为控制线,选中时呈高电平T导通,数据线有电流则为Cs充电(写1),数据线无电流则Cs放电(写0)。

    三管动态RAM的另一种形式:
    在这里插入图片描述
    单管动态RAM的另一种形式:
    在这里插入图片描述
    (2)DRAM重写
    对单管单元的读出是一种破坏性读出,在数据线上接一个“读放”,在读出的同时,读放又使该单元的存储信息自动得以恢复。DRAM每列都有自己的读放。
    16K×1位动态存储器框图:
    在这里插入图片描述
    (3)DRAM刷新(再生)

    ➢ 电容漏电阻的存在
    ➢ 每隔一定时间必须对存储体中所有记忆单元的栅极电容补充电荷。
    ➢ 对于DRAM,允许的最大刷新间隔为2ms(刷新周期)
    ➢ 采用“读出”的方式进行刷新,按行进行,每刷新一行占用一个存取周期。(DRAM每列都有读放)
    刷新(再生)与重写的区别:重写是随机的,而刷新是定时的。

    刷新方式:
    下面将通过一个例子分别介绍集中式刷新、分散式刷新和分布式(异步式)刷新
    在这里插入图片描述

    1. 集中式

    定义:是在规定的一个刷新周期内,对全部存储单元集中一段时间逐行进行刷新,此刻必须停止读/写操作
    刷新时间 = 存储体矩阵行数 × 存取周期
    由于必须集中安排若干个刷新周期,故刷新时停止读写操作,产生死区。

    在这里插入图片描述

    2.分散式

    定义:把刷新操作分散到每个存取周期内进行,此时系统的存取周期被分为两部分,前一部分时间进行读/写操作或保持,后一部分时间进行刷新操作。

    在这里插入图片描述

    1. 分布式(异步式)

    定义:前两种方式的结合,既可以缩短死时间,又充分利用最大刷新间隔。
    相邻两行的刷新间隔 = 最大刷新间隔时间 / 行数

    在这里插入图片描述
    MOS型DRAM的刷新要注意几个问题:

    ◆ 刷新对CPU是透明的
    ◆ 刷新是一行一行进行的,每一行中各记忆单元同时被刷新(以行为单位刷新)
    ◆ 刷新操作类似于读出操作
    因为所有芯片同时被刷新,所以在考虑刷新问题时,应当从单个芯片的存储容量着手,而不是从整个存储器的容量着手

    DRAM的发展:
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    4.动态RAM和静态RAM的比较

    在这里插入图片描述

    同样大小的芯片中,DRAM的集成度远高于SRAM
    ➢ DRAM芯片引脚少,封装尺寸小
    ➢ DRAM功耗比SRAM低
    ➢ DRAM价格比SRAM低
    ➢ DRAM使用电容,所以存取速度比SRAM低
    ➢ DRAM需要再生,需要配置再生电路
    因此,DRAM被广泛用于计算机的主存,SRAM被用于容量不大的高速缓冲存储器。

    四、存储器的分类

    1.按存储介质

    ➢ 磁芯存储器(破坏性读出)
    ➢ 磁表面存储器:磁盘、磁带
    ➢ 半导体存储器:TTL、静态MOS、动态MOS,Flash Memory
    ➢ 光存储器:CD、CD-ROM、DVD

    2.按工作性质/存取方式

    存取时间和物理地址无关(随机访问)(内存)
    随机存取存储器(RAM, Random Access Memory)
    只读存储器(ROM, Read Only Memory)
    存取时间和物理地址有关
    顺序存取存储器(SAM, Sequential Access Memory)(磁带)
    直接存取存储器(DAM, Direct Access Memory)(磁盘)

    3.按信息的可更改性

    ➢ 读写存储器(Read/Write Memory):可读可写
    ➢ 只读存储器(Read Only Memory):只读不写

    4.按信息的可保存性

    ➢ 易失(挥发)性存储器(Volatile Memory):电源关闭时信息自动丢失(如RAM、Cache等)
    ➢ 非易失性存储器:信息可以一直保留,不需要电源维持(如ROM、磁表面、光存储器等)

    5.按在计算机中的作用

    在这里插入图片描述

    五、例题

    例1:
    在这里插入图片描述
    解析:EPROM、DRAM、SRAM都与磁介质无关,存取时间和物理地址无关。

    例2:
    在这里插入图片描述
    解析:Cache为SRAM,是易失性存储器;EPROM和Flash Memory都是非易失性存储器;CDROM是辅存。

    例:3:
    在这里插入图片描述
    解析:
    1、十六进制转二进制:8FA0 H=1,000 1111 1010 0000 B
    2、理解补码扩展与原码扩展要注意的区别:原码扩展在保证表示真值不变的基础上补0;而补码是原码取反后结果故在保证真值不变的基础上要补1,即相当于在原码的基础上补0;
    3、转换为二进制后码的最高位表示符号位,在扩位时符号位的值不变。
    4、综上,在符号位的后面进行补码补位操作,二进制:1,111 1111 1111 1111 1000 1111 1010 0000 B,故选B

    例4:
    在这里插入图片描述
    解析:由题干分析知字长为64位即为8个字节,该存储器容量为128MB=16M*8B,故寻址单元个数为16M.
    注意:可寻址单元个数不可以用B(字节)或 b(比特)为单位,因为B(字节)或 b(比特)是存储容量单位,与个数无关。

    例5:
    在这里插入图片描述
    解析:DRAM为了节省外部引脚采用了行选和列选的译码方式,使外部地址线条数只是实际寻址地址线条数的一半。4M= 2 22 2^{22} 222,实际寻址地址线为22条,故外部地址线条数为11条,8位即需要8条数据线,11+8=19,选B。


    展开全文
  • 计算机组成原理——主存储器

    千次阅读 2022-04-19 20:02:11
    文章目录引言存储器在计算机中的作用和地位存储器分类按存储介质分按存取方式分按读/写方式分按信息的可保存性分按在计算机系统中的作用分存储系统主要技术指标存储系统层次结构主存储器的基本组成存储器的基本术语...

    引言

      我们照例从几个问题来引出本文内容。

    • 计算机为什么要有存储器?

      • 因为我们使用的计算机大多数(量子计算机、神经网络计算机、生物蛋白计算机这些除外)都是依据存储程序原理设计的。计算机要自动完成解题任务,必须将事先设计好的、用以描述计算机解题过程的程序如同数据一样,采用二进制形式存储在机器中,计算机在工作时自动高速地从计算机中逐条取指并加以执行。
      • 指令执行顺序:取指+译码+指令的控制执行程序存放在磁盘中,程序运行时先从磁盘取到主存,CPU再从主存取指执行。
      • 依据存储程序的思想就要求存储器必须具有记忆功能,能够保存写入的程序和数据。因此计算机要有存储设备。
    • 用什么么做主存呢?

      • 综合价格、速度等因素,遵循“多快好省”原则从众多存储器中选择。

    存储器在计算机中的作用和地位

    • 地位:现代计算机系统以存储器为中心。
      在这里插入图片描述
    • 作用
      • 向CPU提供数据和指令
      • 控制输入/输出设备读写

    CPU只能跟主存储器打交道,其它存储器不能直接与CPU交换信息。

    存储器分类

    存取器可以按照如下方式分类:

    • 按存储介质分
    • 按存取方式分
    • 按读写功能分
    • 按信息的可保存性分
    • 按在计算机系统中的作用分

    按存储介质分

    • 半导体存储器
      • 双极型存储器或者MOS存储器
      • 速度快、功耗低
      • 价格昂贵
    • 磁存储器
      • 磁芯、磁带、磁盘
      • 容量大,速度慢、体积大
      • 价格适中
    • 激光存储器
      • CD-ROM CD-RW CD-R
      • DVD-ROM DVD-RW DVD-R
      • 便于携带、廉价、易于保存

    按存取方式分

    • 随机存储器:任何存储单元的内容都能被随机存取,存取时间和存储单元的物理位置无关,主存都采用这种方式。
      • 随机存储器是直接访问
    • 顺序存取存储器:存取时间与物理地址有关
      • 顺序存取存储器是串行访问
    • 半顺序存取存储器:沿磁道方向顺序存取,垂直半径方向随机存取。
      • 半顺序存取存储器是部分串行访问

    按读/写方式分

    • 只读存储器(ROM):存储器内容是预置的,固定的。无法改写。
    • 读/写存储器(RAM):技能独处也能写入的存储器。

    按信息的可保存性分

    • 易失性存储器:断电后信息消失,如SRAM、DRAM
    • 非易失性存储器:断电后仍能保存信息。如磁存储器、激光存储器、NVRAM

    按在计算机系统中的作用分

    • 主存储器
    • 辅助存储器
    • 高速缓冲存储器(Cache)
    • 控制存储器

    在这里插入图片描述

    存储系统主要技术指标

    • 存储时间:从接受到读写命令开始到从存储器中读出或者写入信息所经历的时间。
    • 存储周期:存储器每一次读或写后需要时间恢复。存储周期就是连续两次访问存储器所需要的最小时间间隔。通常,存储周期略大于存取时间。
    • 存储器带宽:单位时间内存储器存取的信息量,单位Byty/s。
    • 存储容量:主存存放二进制代码的总数量。

    存储速度取决于存储时间和存储周期。

    存储系统层次结构

      我们希望存储器容量大、速度快、成本低。然而这三者之间矛盾,那么我们要怎么构造相对完美的存储器呢?
      我们的办法是构建存储系统,用运行原理不同、性能差异很大的存储介质,分别构建高速缓冲存储器、主存储器和虚拟存储器,形成统一管理、统一调度的一体化存储系统。
    在这里插入图片描述

    在这里插入图片描述

    主存储器的基本组成

    存储器的基本术语

    • 记忆单元(存储单元/存储元/位元)(Cell)
      • 具有两种稳态的能够表示二进制数码0和1的物理期间
    • 存储单元/编址单元
      • 主存中具有相同地址的那些位构成一个存储单元,也成为一个编址单位。
    • 存储体/存储矩阵/存储阵列
      • 所有存储单元构成一个存储阵列
    • 存储器地址寄存器(Memory Address Register - MAR)
      • 用于存放主存单元地址的寄存器,存放欲访问的存储单元的地址。
    • 存储器数据寄存器(Memory Data Register - MDR)
      • 用于存放主存单元中数据的寄存器,存放从存储体某单元取出的代码或者准备往存储单元存入的代码。
    • 机器字长
      • 运算器中参加运算的寄存器位数,即数据通路的宽度。
    • 存储字
      • 存储芯片中的一个读写单位,一般等于芯片的数据线宽度
    • 编址方式
      • 对存储体中各存储单元进行编号的方法
        • 按字节编址(基本上线代计算机都按字节编址)
        • 按字编址(早起有机器按字编址)
    • 传输单位
      • 对主存而言,指一次从主存读出或者写入的数据位数,它可以不等于存储字的长度,也可以不等于编址单位。
      • 对外存而言,数据通常按块传输,传输单位为快
      • 如:386/486,其编址单位为字节,字长为32位,单字位数为16位,但传输单位可以是8/16/24/32位。
        在这里插入图片描述

    主存和CPU的联系

    在这里插入图片描述

    • 为从主存储器中取一个信息字,CPU必须指定存储器字地址并进行“读”操作。
      • CPU把信息字地址送MAR,经地址总线送主存储器
      • CPU通过控制线(read)发“读”命令
      • 主存储器收到“读”命令后,读出指定地址单元的数据,经数据总线送入MDR
      • 由主存储器送出的信息由MDR送至什么地方,不是主存储器的任务,而是由CPU决定的
    • 为了“存”一个字到主存
      • CPU将信息字在主存中的地址经MAR送地址总线,并将信息字送MDR
      • CPU发出“写”命令
      • 主存储器接到写命令后,便将数据总线接收到信息字按地址总线指定的地址存储

    主存中存储单元地址的分配

      当存储器的低字节地址单元中存放的是数据的最低字节时,称这种数据的存放方式为小端方式;反之称为大端方式。
    在这里插入图片描述
    在这里插入图片描述
    小端方式: 0x78563412
    大端方式: 0x12345678

    主存中的数据组织

      主存由半导体MOS存储器组成,给出一个地址,经过一个存储周期,可以访问一个存储单元,

      注意这里存储单元和机器字长有关,32位计算机中主存单元应该是32位,64为计算机主存单元应该是64位,

      以32位计算机为例,32位字长的主存单元可以按照不同大小访问,即可已按照字节存储单元访问,也可以按照半字16位,字存储单元也就是32位进行访问,
      访问时间都是一个存储周期,访问地址分别对应字节地址和字地址

      比如这里是访问8号字节地址单元的一个自己,ah=12,而第二条指令访问的是8号字节地址开始半字,得到的数据是0x,而按字访问,则是。。。。

      这里都是8号字节单元开始的位置,存储单元不同,得到的数据也不同,

      但注意实际上计算机中只有字节地址,按半字访问时屏蔽字节地址最低位,也就是半字地址必须按2对齐,按字访问是屏蔽字节地址最低2位。也就是字地址必须按4对齐,必须按4对齐,如果不对齐,会导致数据访问可能跨越两个字单元,数据访问需要两个存储周期。

      如果不对齐,会导致访问数据不在一个存储单元中,需要两个以上的存储周期才能得到,计算机中不允许出现这种情况,对于这样的指令执行是会产生数据未对齐异常。

    mov ah, [8]  #按字节访存 ah=0x12
    mov ax, [8]  #按半字访存 ax=0x3412
    mov eax,[8]  #按字访存 eax=0x78563412
    mov eax,[9]  #未对齐,产生异常
    
    

    在这里插入图片描述

    对齐方式

      以32位计算机为例子

    • 按照边界对齐的方式存储数据
    • int i, short k, double x, char c, short j
      • int: 4Bity
      • short: 2Bity
      • double: 8Bity
      • char: 1Bity
    • 对齐可提升访问速度,不对齐可节约空间。

    在这里插入图片描述

    在这里插入图片描述

    地址查找

    • 半导体存储芯片的基本结构
      在这里插入图片描述
    • 存储矩阵
      • 一个基本单元电路只能存放一位二进制信息
      • 为保存大量信息,存储器中需将许多基本单元电路按照一定的顺序排列成阵列形式

    片选

    在这里插入图片描述

    线选法

    在这里插入图片描述

    例:
    地址线12根,对应4096个状态,需要4096根译码线。

    重合法

    在这里插入图片描述
      重合法就是x方向和y方向进行查找,交叉点即是查找的地址。

    展开全文
  • 1、主存储器概述 (1)主存储器的两个重要技术指标 ◎读写速度:常常用存储周期来度量,存储周期是连续启动两次独立的存储器操作(如读操作)所必需的时间间隔。 ◎存储容量:通常用构成存储器的字节...
  • 主存储器

    千次阅读 多人点赞 2018-11-16 22:36:56
    存储器层次结构 缓存-主存层次,主存-辅存层次 缓存的功率大于主存,速度高于主存,缓存和主存之间,通过硬件技术进行连接,为了解决CPU和主存速度的不匹配问题,使用硬件技术 提升速度。主存辅存之间通过软...

    存储器层次结构

    在这里插入图片描述

    缓存-主存层次,主存-辅存层次

    在这里插入图片描述

    缓存的功率大于主存,速度高于主存,缓存和主存之间,通过硬件技术进行连接,为了解决CPU和主存速度的不匹配问题,使用硬件技术 提升速度。主存辅存之间通过软硬件结合进行连接,辅存用于解决主存容量问题。

    主存的基本组成

    在这里插入图片描述
    存储体由若跟个存储单元组成,存储单元由多个存储元件组成
    存储体----存储单元(存储一串二进制串)----存储元件(存储一个0/1)
    存储单元:存放一串二进制代码。
    存储字:存储单元中的二进制代码
    存储字长:存储单元中二进制代码位数。
    存储单元按照地址进行寻址
    MAR:存储器地址寄存器,反应存储单元个数。保存了存储体的地址(存储单元的编号),反应了存储单元的个数。所以MAR的位数和存储单元的个数有关。
    MDR:存储器数据寄存器,反应存储字长(存储单元长度)。保存了要送入CPU中的数据或要保存到存储体中的数据或者刚刚从存储体中取出来来的数据。这个寄存器的长度和存储单元的长度相同。
    在这里插入图片描述

    主存中存储单元的地址分配

    如12345678 H 在主存储器中如何进行存储?

    1、高位字节地址为字地址(大端大尾)

    在这里插入图片描述

    2、低位字节地址为字地址(小端小尾)

    在这里插入图片描述
    寻址方式及寻址范围计算:
    地址线24根,按字节寻址,地址个数 = 2^24 * 1B = 16MB
    如果字长16位,按字寻址,地址个数 = 8MW
    如果字长32位,按字寻址,地址个数 = 4MW

    半导体存储芯片基本结构

    在这里插入图片描述
    片选线:
    容量计算

    地址线(单向)数据线 (双向)芯片容量
    1042^10 * 4 = 1K * 4
    1412^14 * 1 = 16K * 1
    1382^13 * 1 = 8K * 8

    片选线作用
    让某一组芯片同时进行工作。如下图所示,使用32片 16K * 1位的存储器组成 64K * 8 位的存储器。16 K * 1说明每个存储器的数据线为1根,要组成64K * 8 位的存储器,只需使得每次读数据是从8个16 K * 1存储器中各读取一位即可,这时候就可以使用片选线同时选中8个 16K * 1的存储器。
    在这里插入图片描述

    半导体芯片译码驱动方式

    1、线选法
    在这里插入图片描述
    从上图可以看出,地址总线为4,数据总线为8,按照字节进行寻址,内存大小为16 * 8 b。通过地址线判断从那个字节进行数据的读取,换句话说,如果地址输入为0000,在只有字线0有效,其他字线无效。
    线选法存在的问题:
    如果容量稍大,比如为1M * 1 ,则此时有20根地址线,相应的有2^20 = 100万根字线,这样导致芯片字线非常密集,并且很难把芯片的密集程度做的很高。

    2、重合法
    在这里插入图片描述
    对于重合法,同样如果有1M * 1的容量,此时X(行)、Y(列)各有十根地址线,对应的字线各有1024条,则公有2048跟字线。

    随机存储器(RAM)

    (一) 静态RAM

    1、静态RAM保存0和1的原理是什么?
    静态RAM使用的是触发器进行存储数据,触发器由四根晶体管构成,属于双稳态触发器,具有源端和非端用于存储数据,一方为0另一方为1,一方为1,另一方为0。
    2、静态RAM基本单元电路的构成是什么?
    在这里插入图片描述
    图中是保存一个0位或者1位的电路。
    行地址线选择:相当于重合法图中的Xn,每行有多个基本单元电路,行地址选中一行中所有的基本单元电路。
    列地址选择:相当于重合法图中的Yn,每列有多个基本单元电路,列地址选中一列中所有的基本单元电路。
    每次读取数据,需要行和列同时被选中。
    T1 ~ T4为触发器,T1和T4用于存储0和1,T5和T6用于控制读取哪一端数据。
    在实际的芯片中,会将虚框中的内容(T1 ~ T 4, T5和T6)进行列分布而非单独一个,T7和T8属于列开关,行列交叉点会有多个基本单元电路,能读出多位数据。
    3、静态RAM对单元电路如何进行读出和写入?

    (1)读操作:
    在这里插入图片描述
    读数据时,虽然T5开,T7开,但是非端数据到写放大器就终止了。

    (2)写操作
    在这里插入图片描述
    写数据时,左边的写放大器把右边的写放大器的值取非后进行输出,保证A和非A端的值相反。

    4、Intel 2114静态RAM芯片的结构及读写操作?
    以Intel 2114芯片举例,Intel 2114 外特性如下图:
    在这里插入图片描述
    Intel 2114 芯片是由64 * 64位矩阵构成。由图中可知,芯片地址线9根,数据线4根,那芯片内部是如何进行布局的呢?具体布局如下图:

    在这里插入图片描述
    如图所示,地址线共10位,其中行地址线6位,列地址线4位,行字线2^ 6 = 64,列字线 2^ 4 = 16。读取数据时如下所示:

    在这里插入图片描述
    将64列数据分为四组,每组16列。数据读取的时候,如,行地址为000000,列地址为0000,此时,行位线选中第一行中所有的元件,列地址选中每组中的第一列,这样就从每组中读取一位,共读取四位数据。写数据和读数据同理。

    (二)动态RAM

    1、动态RAM保存0和1的原理是什么?
    动态RAM使用电容,电容中保存了电荷为1,电容没有被充电为0。
    2、动态RAM基本单元电路的构成是什么?

    在这里插入图片描述
    动态RAM基本电路有两种,如上图左(三管动态RAM)、右(单管动态RAM)。

    3、动态RAM对单元电路如何进行读出和写入?
    (1)左侧电路读写操作
    读操作: T4为预充电信号,如果预充电信号有效,T4会被打开,Vdd通过T4对读数据线进行充电,使得读数据线成为高电平,如果是进行读操作,则读选择信号有效,T2打开,如果此时CG中保存的数据是0,也就是CG没有充电,则T1不会导通,则读数据线就会保持高电平,所以,如果保存的数据是0,则在读数据时候,读出的数据是1。如果CG电容中保存的数据是1,T1导通,此时读数据线上的电平通过T2,T1线路进行放电,读数据线低电平,读出的数据为0。所以电容读出的信息和原存的信号是相反的。
    写操作: 写入和输入信息相同。如果是写操作,写选择线有效,T3导通 写数据线会通过T3向CG充电,或者CG通过T3进行放电,如果写入的数据是1高电平,写数据线会通过T3向CG充电,CG写入1.如果写入是0,则CG通过T3进行放电,CG放电为0。

    (2)右侧电路读写操作
    读操作: 如果相应的行被选中,字线连接的T被打开,电容就会通过T进行充电或者放电,如果CG中有电位1,此时放电,则数据线有电流,如果CS中没有充电,则数据线无电流,通过数据数据线有无电流判断CS中保存的是1还是0。
    写操作: 写入时,写入1,数据线有电流,进行充电为1。写入0,数据线无电流,放电为0。

    4、动态RAM芯片的结构及读写操作?
    (1) 三管动态RAM(Intel 1103)

    三管动态RAM读写操作:

    在这里插入图片描述
    (2)单管动态RAM(Intel 4116)

    单管动态RAM外特性:
    在这里插入图片描述
    上图中,大小为16k X 1,所以有14根地址线,图中地址线只有A0 – A6共7根线,此时行地址和列地址分为两次传输,将行地址和列地址分别保存早缓存器中。

    单管动态RAM读写操作:

    在这里插入图片描述
    图中的读放大器的工作原理像一个撬撬板电路,一端为0,另一端就是1,一端为1,另一端就是0。
    读操作: 如果选中63行,0列。则63行中所有的开关都被打开,如果电容中有电,则读放大器左端为1,则右端为0,此时读出的数据为0。如果电容中没有电,读放大器左端为0,则右端为1,此时读出数据为1。
    写操作: 如果如果选中63行,0列。写入1,读放大器右端为1,左端为0,写入0。如果写入0,读放大器右端为0,左端为1,写入1。
    以上电容中实际数据和写入读出数据相反,但是读出和写入的数据相同。

    三管动态RAM和单管动态RAM电路比静态RAM电路多出放大器,放大器所用:电容存在漏掉,需要刷新放大器没过一段时间对每一列上的电容进行刷新重现。

    5、动态RAM为什么要进行刷新,刷新方法是什么?
    由于动态RAM使用电容存储信息,电容容易漏电,经过一段时间,电容漏电,会导致数据有1变为0,。动态RAM刷新只和行地址有关,和列地址无关,每次刷新的是一行中的所有基本电容电路。给出行地址,某一行被全部选中,这个行上所有电容中的信息都会被送到读电路,如果在读数据线和写数据线之间增加一个刷新放大器(每一列都加),就会完成对一行数据的刷新。

    (1) 集中刷新:以128 * 128矩阵为例
    首先主存储器的存储周期 为0.5us。
    在这里插入图片描述
    上图中的集中式刷新:每隔2ms对128行进行全部刷新,存取周期为0.5us,所以刷新每行也需要0.5us,2ms内,刷新需要64us。在这段死区内,CPU无法对动态RAM进行读写操作。

    (2)分散刷新:以128 * 128矩阵为例
    在这里插入图片描述
    上图的分散式刷新:延长存取周期为正常存取周期的两倍(0.5us * 2 = 1us)。每1us对其中的一行进行刷新,128us刷新全部的128行。虽然没有死区,但是刷新过于频繁,并且延长了CPU的读写周期。

    (3)分散集中相结合:以128 * 128矩阵为例
    在这里插入图片描述

    这种方式存取周期为0.5us,在集中式刷新中,每隔2ms对128行进行全部刷新,2ums= 2000us,即如果平均分到每行,则每15.6um刷新一行。若将刷新安排在指令译码阶段,就不会出现死区。

    (三)静态RAM和动态RAM比较

    在这里插入图片描述
    DRAM用于做主存,SRAM用于主存和CPU之间的缓存。这样就可以降低成本同时加快访问速度。

    只读存储器ROM

    (一)只读存储器发展历史

    1. 早期的只读存储器,在厂家就写好了内容,无法修改。
    2. 改进1:用户可以自己写,一次性修改。
    3. 改进2:可以多次写,能对信息进行擦除。
    4. 改进3:电可擦写,特定设备。
    5. 改进4:电可擦写,直接连接到计算机上。

    (二)只读存储器(ROM类型)

    1、掩模 ROM ( MROM )

    行列选择线交叉处有 MOS 管为“1”
    行列选择线交叉处无 MOS 管为“0”

    2、PROM (一次性编程)
    在这里插入图片描述

    熔丝断为 “0”
    熔丝未断为 “1”

    3、EPROM (多次性编程 )
    在这里插入图片描述
    G:栅极 S:源 D:漏
    使用紫外线进行擦洗

    D 端加正电压形成浮动栅,S 与 D 不导通为 “0”。
    D 端不加正电压不形成浮动栅,S 与 D 导通为 “1”。

    4、EEPROM (多次性编程 )

    使用电擦写,可局部擦写,也可全部擦写。

    5、Flash Memory (闪速型存储器)

    第三种EPROM价格便宜,集成度高。
    第四种EEPROM,电可擦洗重写。
    Flash Memory比 EEPROM快,具备 RAM 功能。

    存储器容量的扩展

    1、位扩展(增加存储字长)
    在这里插入图片描述
    上图为用两个 1k * 4 位存储芯片组成一个1K * 8位的存储芯片。在读取数据的时候,通过cs片选线同时选中两个芯片,将每个芯片中的四位组成8位传送到数据线上。

    2、字扩展
    在这里插入图片描述

    图中是将连个1k * 8的存储芯片组成一个2k * 8的存储芯片。共需要11根地址线 ,8根数据线,其中10根地址线选中具体的一个地址,第十根地址线用作片选线,当第十根为0时候,使用芯片1,当第十根为1时候,使用芯片2。

    3、字和位同时扩展
    在这里插入图片描述

    用8片 1K * 4位的芯片组成4K * 8位的芯片。其中有12根地址线,8根数据线,其中两根地址线作为片选线,一个片选地址选中两片芯片。

    存储器校验–汉明码

    (一)合法代码集合举例

    集合检错位数与纠错位数
    {000,001,010,011,100,101,110,111}检0位错、纠0位错
    {000, 011,101,110}检1位错,纠0位错
    {000,111}检1位错,纠1位错
    {0000,1111}检2位错,纠1位错
    {00000,11111}检2位错,纠2位错

    下面一次解释一下上表中的含义:

    第一行: 列举出来的8个编码都是合法编码,只要改变其中任何一个编码中的任意某几位,就能够将其转变成集合中的另一个合法编码,这种情况下,即使发生了错误,结果依然是合法代码,所以不能检错也不能纠错。

    第二行: 列举出四个编码为合法编码,其他的为不合法编码。需要改变任意一个编码中的两位,才能使其变成其中的另一个合法代码,如果只是改变一个合法编码中的一位,生成的为不合法编码。如果检测都集合中有一个为不合法编码,则其实通过那个合法编码发生的错误无法得知,如000,101,110都可以发生一位错而变成100。所以这种这种情况能检测一位错误而无法纠正错误。

    第三行: 列举出两个编码为合法编码,其他的为不合法编码。这样,需要一个合法编码同时改变三位,才能变成另一个合法编码。此时如果检测到这个集合中有一个不合法编码,如果是100,则他可能是通过000改变一位到的,也可能是通过111改变两位得到的,通过概率,一位发生错误的概率更大,所以这种情况都认定是000改变一位得到的,所以可以将100纠正为000。如果这个不合法编码是101,则判定是通过111改变一位得到的,则纠正其为111。

    第四行: 列举出两个编码为合法编码,其他的为不合法编码。这样,需要一个合法编码同时改变四位,才能变成另一个合法编码。此时如果检测到这个集合中有一个不合法编码,如果是1000,则判定为通过0000改变一位得到的,纠正其为0000;如果是1100,则判断是两位发生错误的不合法代码,无法判断是0000还是1111发生了错误;如果是1110,则判断是通过1111改变一位得到的,纠正其为1111。所以这种情况下能检测两位错误,纠正一位错误。

    第五行: 列举出两个编码为合法编码,其他的为不合法编码。这样,需要一个合法编码同时改变五位,才能变成另一个合法编码。此时如果检测到这个集合中有一个不合法编码,如果是10000,则判定为通过00000改变一位得到的,纠正其为00000;如果是11000,则判断通过00000改变两位得到的,纠正其为00000;如果是11100,则判断是通过11111改变两位得到的,纠正其为11111;如果是11110,则判断是通过11111改变一位得到的,纠正其为11111。所以这种情况下能检测两位错误,纠正两位错误。

    (二)编码最小距离

    编码最小距离是任意两组合法代码之间 二进制位数 的 最少差异, 既一个合法编码改变n位能够变成另一个合法编码,则这个n就是最小距离。

    由前面的举例可知,编码的纠错 、检错能力与编码的最小距离有关。最小距离越大,纠错 、检错能力越强。

    通过前面的举例可以得到如下公式:
    在这里插入图片描述

    (三)汉明码组成

    汉明码采用奇偶检验和分组校验

    奇偶检验和分组校验: 将一个二进制编码划分为不同的组,通过添加检验位,使得每组中包含奇数个或者偶数个1。这里采用偶数校验进行举例,即添加校验位使得每组中包含偶数个1。

    那如何进行添加校验位,如何进行分组呢?

    添加校验位:

    校验位添加的位置:将校验位添加在编码的0,2,4,8…位置。

    需要添加校验位的位数:设原数据有n位,需要添加K位校验位。
    在这里插入图片描述

    校验位取值:与该位所在的检测“小组” 中承担的奇偶校验任务有关,如,如果是偶校验,则添加校验位后要使得小组中1的个数为偶数个即可。

    **分组策略如下:**即每组包含的元素是什么?
    在这里插入图片描述

    意思就是将位置 XXXX1分为一组,XXX1X分为一组…,位置从1开始。分组之前,是先放置好校验位,放置好之后再进行分组,分组是将校验位和原数据一起进行分组划分。

    上面的解释不太好理解,下面举例进行说明。

    如,如果有一个编码为0101,对其进行添加校验码,并分组结果如下:

    首先,计算需要添加的校验位个数 K = 3;所以添加到的位置为1, 2, 4,所以将四位编码一次放在3,5,6,7位置。得到结果如下:

    在这里插入图片描述

    此时将数据分为三组如下:

    第一组位置编码0001001101010111将位置为0001的数分为一组
    代表位置1357即将1,3,5,7分为一组
    实际编码0011
    第二组位置编码0010001101100111将位置为0010的数分为一组
    代表位置2367
    实际编码1001
    第三组位置编码0110010101100111将位置为0100的数分为一组
    代表位置4567
    实际编码0101

    上面分组中,在位置1放置0,二位置放置1,4位置放置 0,使得每组中1的个数为偶数个。最终结果如下:
    在这里插入图片描述

    即得到0101的汉明码结果如下:0100101。

    根据如上分析得到如下规律:
    在这里插入图片描述

    (四)汉明码纠错过程

    添加检测位之后,形成新的检测位 Pi ,其位数与增添的检测位有关,如增添 3 位 (k = 3),
    得到新的检测位为 P4 P2 P1 。
    以 k = 3 为例,Pi 的取值为:
    在这里插入图片描述
    校验结果如下:

    P4 P2 P1检测结果
    0 0 0无差错
    0 0 1位置1发生错误
    1 0 1位置5发生错误
    1 1 0位置6发生错误
    1 1 1位置7发生错误

    即P4 P2 P1是多少,那就是哪位发生错误。

    例如,收到汉明码数据为:0100111。纠错过程如下:
    在这里插入图片描述

    所以,P4 P2 P1 = 110。所以是第6位发生了错误,即正确的汉明码为01001 0 1。即原正确的数据为0101。

    如果发生错误的位置为校验码所在的位置,则不用纠错。

    提升访存速度

    (一) 单体多字系统

    在这里插入图片描述

    对于这种单体多字系统,把存储器的存储字长加长,如CPU字长为16位,存储器字长设为64位,CPU每次访问存储字,都可以取出四个存储字,这四个机器字,每个都可以是一条机器指令,或者是长度为16的数据,CPU一次把这四个值从内存中取出,放到数据寄存器中,下次再用的时候,直接从数据寄存器中取出相应的数据或者指令,这样可以增加存储器的带宽。
    缺点:
    1、 现在CPU要往存储器中某一个存储单元写一个长度为16的字,需要先把这个字写入到单字长寄存器中,再写入到数据寄存器中,之后在写入到存储器中,存在问题是,我们可能是需要写入16为,但是数据寄存器中的其余48位也会被写入到存储器中,会造成48位被修改,这个修改可能是错误的修改。
    2、 如果我们要取的数据和指令不是连续存放在相邻的地址当中,比如我们一次取出四个指令,而第一个指令为跳转指令,跳转范围很大,超出了其他三个指令的内存地址范围,那取出的四个指令只有一个是有用的,其他的三个都是没有用的。

    (二)多体并行方式

    **1、高位交叉:**顺序编址

    在这里插入图片描述
    各个体并行工作:
    在这里插入图片描述
    上图为多体并行,使用高两位区分访问的是那个存储体,第四位表示访问某个存储体的具体地址,当一个存储体正与CPU交换信息时,另一个体可同时与外部设备进行直接存储器访问,实现两个体并行工作,提升效率。各个体分别响应不同请求源的请求,实现多体并行。
    缺点:这种存储体存放信息时顺序存储,上一个存储体存满后才存储下一个存储题,由于程序运行过程一般是顺序存储访问,就会导致程序运行过程中,一个存储体会被频繁访问,而其他的存储体闲置。而上图的方式也是存储题容量的扩展方式,所以这种方式更适合存储体容量的扩展,而不适合用于提升存储体的带宽和访问速度。
    **2、低位交叉:**各个体轮流编址
    在这里插入图片描述
    在这里插入图片描述
    上面这种方式进行低位交叉,高四位确定具体某个存储体中的地址,低两位确定具体是哪个存储体,保存按照横向顺序进行编码存放指令。

    当执行一个程序的时候,CPU给出地址(体内地址和体号),如果访问的是M0,M0把内部地址和读写命令进行锁存,然后M0自己去完成读操作,之后,在这个存取周期内,CPU还可以继续给M0,M1,M2发出命令, 如果M0准备好了数据,在一个存储周期要结束的时候,就可以想CPU进行数据传送,这种方式就是第三章中的分离式通信。这种方式各个体分别可以响应相同请求源的请求,实现多体并行。

    低位交叉的特点:在不改变存取周期的前提下,增加存储器的带宽
    在这里插入图片描述
    设四体低位交叉存储器,存取周期为T,总线传输周期为τ,为实现流水线方式存取,应满足 T = 4τ。
    在这里插入图片描述
    所以,连续读取 4 个字所需的时间为 T+(4 -1)τ。

    展开全文
  • 主存储器空间的分配和回收 分页式管理方式
  • 内部存储器——③主存储器

    千次阅读 2020-03-20 16:36:26
    一、只读存储器ROM 即使电源断电,ROM中存储的信息也不会丢失。 (一)ROM的类型 ROM工作是只能读出,不能写入。 把向ROM写入的过程称为对ROM进行编程,根据编程方法的不同,通常可分为以下几类: (1)掩膜...
  • 主存储器(主存或内存):存放计算机运行期间所需要的的程序和数据,CPU可随机读写访问。 辅助存储器:存放暂不需要运行的程序和数据以及需要永久性保存的信息。 主存储器主存储器的分类: 随机存储器(RAM)...
  • 主存储器(简称主存或内存):包括存储体M、各种逻辑部件及控制部件等。存储体由许多存储单元组成,每个存储单元又包含若干个存储元件(或称为存储基元、存储元),每个存储元件寄存一位二进制数。存储单元包含的...
  • 计算机主存储器

    2022-02-09 15:44:17
    主存储器
  • 计算机的主存储器与辅助存储器

    千次阅读 2020-01-18 16:01:03
    主存储器——主存 辅助存储器——磁盘 主存储器: RAM(随机存储器:Random Access Memorry) RAM通过电容存储数据,必须隔一段时间刷新 如果调电,那么一段时间后将丢失所有数据 辅助存储器——...
  • 主存储器概述,主存储器的评价指标存储容量,存储速度,主存储器的存储层次,存储字,存储单元,存储体, 存储方式,大端存储,小端存储,数据对齐
  • 诸如相变存储器(PCM)和忆阻器之类的非易失性存储器正在积极研究中由于其特性,可作为嵌入式系统中基于DRAM的主存储器的替代品, 包括低功耗和高密度。 虽然PCM是最有前途的候选人之一商用产品可用,其有限的写入...
  • 主存储器的扩展】

    2022-05-17 10:55:55
    由于单个存储芯片的容量有限,它在字数和字长方面与实际存储器的要求都有差距,因此需要在字和位两方面进行扩充才能满足存储器的要求。常用方法:字扩展,位扩展。 存储芯片: 8*8位的存储芯片的含义是,存储体有八...
  • 第四章 主存储器

    2021-07-18 01:04:25
    1、冯诺依曼计算机——存储程序设计原理——程序驱动型——用户使用计算机要编写程序、存储程序、执行程序数据流计算机——数据驱动型2、存储器分类(1)按在计算机中的作用:主存储器MM、高速缓冲存储器cache、控制...
  • 满意答案i901rri62012.12.07采纳率:54%等级:2已帮助:16476人存储器MAINmemory简称主存。...即由存储容量小,存取速度高的高速缓冲存储器,存储容量和存取速度适中的主存储器是必不成少的。主存储器是按地...
  • 浅谈 主存储器 与 辅助存储器

    千次阅读 热门讨论 2020-01-04 18:50:48
    浅谈 主存储器 与 辅助存储器 概述 存储器(Memory)是现代信息技术中用于保存信息的记忆设备。计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存)。小编会从名词解释 内部结构 及其性能...
  • 主存储器与cpu连接

    2021-09-26 22:12:38
    主存储器与cpu连接 一、连接原理 总共3条线,数据总线、地址总线、控制总线 数据总线的位数与工作频率的乘积正比于数据传输率 地址总线的位数,决定了可寻址的最大内存空间,这个很好理解 控制总线,指出总线周期...
  • 非易失性存储器(NVM)具有低成本,高密度和低能耗等吸引人的特性,因此在取代DRAM作为许多嵌入式系统中的主存储器方面显示出巨大的潜力。 但是,在充分利用NVM的优势之前,必须解决读写成本不对称的问题。 也就是说...
  • 主存储器的基本组成图: 各元器件介绍: 存储元: 是构成存储体的基本单元,由电容和半导体构成。电容有电时,代表1,没电时代表0。 存储单元: 一行存储元构成一个存储单元,存储单元也称为字。(此图中存储字为8...
  • 主存储器阅读报告1

    2022-08-08 19:43:01
    2、相对于硬盘来说闪存结构不怕震,更抗摔 3、闪存可以提供更快的数据读取速度,硬盘则受到转速的限制 4、闪存存储数据更加安全 5、其非机械结构,6、广泛应用的机
  • 存储器

    2020-12-09 13:47:19
    存储器是一个寄存器数组。存储器使用如下方式说明:reg [ msb: 1sb] memory1 [ upper1: lower1],memory2 [upper2: lower2],. . . ;例如:reg [0:3 ] MyMem [0:63]//MyMem为64个4位寄存器的数组。reg Bog [1:5]//Bog...
  • 本文主要讲解了主存储器部件组成与设计,希望对你的学习有所帮助。

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 124,366
精华内容 49,746
关键字:

主存储器

友情链接: 20160318171217188.zip