精华内容
下载资源
问答
  • 硬件设计流程

    千次阅读 2019-06-11 10:41:20
    需求分析:硬件设计的第一步,也是关键一步,在需求分析阶段,只有充分了解需求,才能有针对性的开展器件选型、方案规划等工作。 1)、整体性能要求:可初步进行CPU、存储器、主要器件选型 2)、功能要求:根据...

    需求分析、概要设计、详细设计、调试、测试、转产。

    需求分析:硬件设计的第一步,也是关键一步,在需求分析阶段,只有充分了解需求,才能有针对性的开展器件选型、方案规划等工作。

    1)、整体性能要求:可初步进行CPU、存储器、主要器件选型

    2)、功能要求:根据需求要求进一步针对主要芯片做进一步细分,筛选满足功能的所有器件。

    3)、成本要求:在满足项目需求的前提下,尽可能地降低成本,是硬件工程师的重要职责。

    4)、接口要求:接口种类、数目,指示灯及其规范,复位键、电源按钮。

    5)、功耗要求:电源功率分配的依据,涉及电源架构设计、电源电路器件的选型

    概要设计:主要任务是设计系统框图、关键链路连接图、时钟分配框图等,并制定电源设计总体方案,对信号完整性及EMC的可行性、结构与散热的可行性、测试可行性等环节,做出初步分析。在这一阶段需要电子工程、结构与热设计工程师、EMC工程师、测试工程师等协同工作。

    需求分析的目标是选定一套最佳方案,确定关键器件及总体架构,而概要设计是对该架构做进一步细化。在概要设计阶段,与硬件设计相关的各部门工程师开始介入并做可行性分析,若发现总体方案的某些方面不行,反馈给项目经理。重新进行需求分析,并更改方案。

    详细设计:基于概要设计将每一部分细化。简单介绍一下更部门工程师职责

    电子工程师负责各个总线接口信号定义,CPU存储空间分配,时钟、复位电路器件选型及其拓扑结构、中断链路拓扑结构,电源电路的详细设计框图(电源产生方式、电压值、电流值),关键电源滤波方式,逻辑器件功能及其寄存器说明书,面板上用户接口定义及接口信号连接关系,指示灯器件的选型及连接关系,最后绘制原理图并产生物料清单。后期开始测试计划的制定。

    PCB工程师:根据电子工程师提供的详细设计文档,同时根据板内重要信号质量及时序要求,设计PCB层叠结构,基于前仿真的结果定义信号的走线规则,在PCB走线完成后,对重要信号进行后仿真已进行初步验证,对关键电源做电源完整性仿真,像电子工程师提供关于电源滤波的参看意见,最后,协同电子工程师共同完成测试计划制定。

    逻辑设计工程师:根据电子工程师提供的逻辑器件说明书,编写逻辑器件的代码及测试代码,并进行仿真

    电源设计工程师:根据电子工程师提供的关键期间内的电源电压及电流值,汇总得到各类电源的总功耗需求,根据结果,进行电源器件的选型及电源架构的设计。对于复杂的电源电路,电源工程师应该出推荐的电源电路和滤波方案,在调试和测试阶段,电源设计工程师负责协助电子工程师完成电源电路调试和测试。

    结构工程师:根据电子工程师提供的用户面板信息及PCB设计工程师提供的PCB尺寸、定位孔、安装等信息,设计{}CB的机械图,制定PCB的限布区和限高区,在PCB上设定安装孔的位置,同时还负责面板的设计。

    热设计工程师:根据电子工程师提供的各器件的总功耗,器件布放的位置及器件高度,进行热方面的仿真,综合仿真结果完成热设计,如散热片的选型、风道的规划、温度传感器的布放位置。同时,提供单板的温度散布区域图,以作为PCB布局参考。

    EMC:根据电子工程师提供的用户接口信息、关键信号的速率和分布区域,以及PCB设计工程师提供的PCB层叠结构,定义关键信号的走线规则,用户接口防护方案。

    测试工程师:边界扫描设计工程师、ICT工程师、硬件测试工程师。边界扫描设计工程师负责完成边界扫描链路的设计和程序的编写。ICT工程师负责完成ICT夹具设计和程序编写。硬件测试工程师负责进行可测试性分析、汇总需要测试的信号,并辅助PCB设计工程师,为各个信号添加测试点。

    产品工程师:设计部门和生产部门的纽带,根据电子工程师提供的物料清单,产品工程师检查各器件厂家的生产状况、生产部门的备料情况,做出更换、推荐器件的建议,并反馈给电子工程师。PCB设计完成后,产品工程师负责检查PCB是否符合可生产性、可加工性的规定。对于违反规定的设计,给出修改意见,并反馈给PCB工程师。

     

    软件工程师:开始软件的详细设计,确定CPU速率、复位逻辑、中断拓扑、各器件之间的互连接口、用户监控等信息,意识软件设计和硬件设计匹配。

     

    调试:板子生产回来,首先验证是否存在电源短路的情况,其次,对单板上可编程器件加载程序,最后,对电源设计、时钟、复位电路等功能模块调试。

     

    测试:测试设备、测试环境的搭建、电源测试(电压、电流、纹波、噪声、上电顺序、下点顺序)、各接口信号完整性与时序、各通信接口的功能测试、复位链路测试、晶振、时钟驱动器、锁相环等与时钟有关的测试、指示灯等测试和其他测试。

     

    转产:完成所有调试和测试后,硬件设计的最后一步,将资料转交生产部门准备大批量生产,电子工程师负责将单板知识和测试方法教给生产人员,同时,ICT工程师应提供测试夹具和测试代码给工厂

    展开全文
  • DSP系统硬件设计

    千次阅读 2017-06-13 14:01:18
    DSP硬件设计包括:硬件方案设计、DSP及周边器件选型、原理图设计、PCB设计及仿真、硬件调试等。前一讲我们详细讲述了硬件方案设计、DSP及 周边器件选型两部分内容,本讲详细讲述原理图设计、PCB设计、硬件调试等...
    DSP硬件设计包括:硬件方案设计、DSP及周边器件选型、原理图设计、PCB设计及仿真、硬件调试等。前一讲我们详细讲述了硬件方案设计、DSP及 周边器件选型两部分内容,本讲详细讲述原理图设计、PCB设计、硬件调试等内容。以期共享设计的经验,并能够提高大家的设计效率。


    一、系统资源规划
      硬件设计的前提需要做的一件事是对整个系统的资源进行规划,最终得到系统的资源分配表,即Memory Map。表1提供了一个用TMS320DM642设计的图像处理系统的地址映射表。

      通过表1我们可以清晰地看到程序空间、数据空间、图像输入口等资源的地址。经过对系统资源的规划,我们的硬件设计才能够有整体的规划,不然设计出来的原理图就是非常盲目的“无源之水”。


    二、硬件原理图设计
      DSP的芯片厂家在设计出每一种DSP芯片时一般都提供了相应的EVM(评估板)参考原理图设计,大家可以通过网络免费下载,或通过购买原装的EVM 板得到。详细的针对某一个板的原理我们就不细讲解,根据作者多年从事DSP设计的经验把设计中的技巧总结出来与大家分享。

      硬件设计时,应重点注意以下几点。
      (1)时钟电路。DSP时钟可由外部提供,也可由板上的晶振提供。但一般DSP系统中经常使用外部时钟输入,因为使用外部时钟时,时钟的精度高、稳定 性好、使用方便。由于DSP工作是以时钟为基准,如果时钟质量不高,那么系统的可靠性、稳定性就很难保证。因此,若采用外部时钟,选择晶振时应对其稳定 性、毛刺做全面的检验,以便DSP系统可靠地工作。

      (2)复位电路。应同时设计上电复位电路和人工复位电路,在系统运行中出现故障时可方便地人工复位。对于复位电路,一方面应确保复位低电平时间足够长(一般需要20ms以上),保证DSP可靠复位;另一方面应保证稳定性良好,防止DSP误复位。
      (3)在DSP电路中,对所有的输入信号必须有明确的处理,不能悬浮或置之不理。尤其要注意的是:若设计中没用到不可屏蔽硬件中断NMI,则硬件设计 时应确保将其相应引脚拉高,否则程序运行时会出现不可预料的结果;若设计中用到NMI,也应在程序正常执行阶段置其相应引脚为高电平。


    三、高频PCB设计
      数字器件正朝着高速、低耗、小体积、高抗干扰性的方向发展,这一发展趋势对印刷电路板的设计提出了很多新要求。作者根据多年在硬件设计工作中的经验,总结一些高频布线的技巧,供大家参考。
      (1)高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须的,也是降低干扰的有效手段。
      (2)高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线,需要转折,可用45°折线或圆弧转折,满足这一要求可以减少高频信号对外的发射和相互间的耦合。
      (3)高频电路器件管脚间的引线越短越好。
      (4)高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好,据测,一个过孔可带来约0.5 pF的分布电容,减少过孔数能显著提高速度。
      (5)高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一层内的平行走线几乎无法避免,但是在相邻的两个层,走线的方向务必取为相互垂直。
      (6)对特别重要的信号线或局部单元实施地线包围的措施,即绘制所选对象的外轮廓线。利用此功能,可以自动地对所选定的重要信号线进行所谓的“包地”处理,当然,把此功能用于时钟等单元局部进行包地处理对高速系统也将非常有益。
      (7)各类信号走线不能形成环路,地线也不能形成电流环路。
      (8)每个集成电路块的附近应设置一个高频去耦电容。
      (9)模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠,在电路原理图上对 它一般不予表达,由此形成的网络表(netlist)就不包含这类元件,布线时就会因此而忽略它的存在。针对此现实,可在原理图中把它当做电感,在PCB 元件库中单独为它定义一个元件封装,布线前把它手工移动到靠近公共地线汇合点的合适位置上。
      (10)模拟电路与数字电路应分开布置,独立布线后应单点连接电源和地,避免相互干扰。
      (11)DSP、片外程序存储器和数据存储器接入电源前, 应加滤波电容并使其尽量靠近芯片电源引脚,以滤除电源噪声。另外,在DSP与片外程序存储器和数据存储器等关键部分周围建议屏蔽,可减少外界干扰。
      (12)片外程序存储器和数据存储器应尽量靠近DSP芯片放置, 同时要合理布局, 使数据线和地址线长短基本保持一致,尤其当系统中有多片存储器时要考虑时钟线到各存储器的时钟输入距离相等或可以加单独的可编程时钟驱动芯片。对于DSP 系统而言,应选择存取速度与DSP相仿的外部存储器,不然DSP的高速处理能力将不能充分发挥。DSP指令周期为纳秒级,因而DSP硬件系统中最易出现的 问题是高频干扰,因此在制作DSP硬件系统的印制电路板(PCB)时,应特别注意对地址线和数据线等重要信号线的布线要做到正确合理。布线时尽量使高频线 短而粗,且远离易受干扰的信号线,如模拟信号线等。当DSP周围电路较复杂时,建议将DSP及其时钟电路、复位电路、片外程序存储器、数据存储器制作成最 小系统,以减少干扰。
      (13)当本着以上原则,熟练设计工具的使用技巧以后,经过手工布线完成后,高频电路为了提高系统的靠性和可生产性,一般都需要利用高级的PCB仿真软件进行仿真。

      限于篇幅本文不对具体的仿真做详细介绍,但给大家的建议是如果有条件一定要对系统做仿真,这里给对几个基本的概念给大家做一个基本的说明。

      什么是电磁干扰(EMI)和电磁兼容性(EMC)?
      电磁干扰(Electromagnetic Interference)有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通 过空间把其信号耦合(干扰)到另一个电网络。在高速PCB及系统设计中,高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源, 能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。

      什么是信号完整性(signal integrity)?
      信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候,具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。 常见信号完整性问题及解决方法见表2。

      什么是反射(reflection)?
      反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处,但是有一部分被反射了。如果源端与负载端具有相同的阻抗,反射就不会发生了。

     源端与负载端阻抗不匹配会引起线上反射,负载将一部分电压反射回源端。如果负载阻抗小于源阻抗,反射电压为负,反之,如果负载阻抗大于源阻抗,反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。

      什么是串扰(crosstalk)?
      串扰是两条信号线之间的耦合,信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

      什么是过冲(overshoot)和下冲(undershoot)?
      过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作,导致过早地失效。过分的下冲能够引起假的时钟或数据错误(误操作)。

      什么是振荡(ringing)和 环绕振荡(rounding)?
      振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引起,振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通 常发生在周期信号中,如时钟等,振荡和环绕振荡同反射一样也是由多种因素引起的,振荡可以通过适当的端接予以减小,但是不可能完全消除。

      什么是地电平面反弹噪声和回流噪声?
      在电路中有大的电流涌动时会引起地平面反弹噪声(简称为地弹),如大量芯片的输出同时开启时,将有一个较大的瞬态电流在芯片与板的电源平面流过,芯片 封装与电源平面的电感和电阻会引发电源噪声,这样会在真正的地平面(0V)上产生电压的波动和变化,这个噪声会影响其他元器件的动作。负载电容的增大、负 载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。

      由于地电平面(包括电源和地)分割,例如地层被分割为数字地、模拟地、屏蔽地等,当数字信号走到模拟地线区域时,就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V,3.3V,5V等。所以在多电压PCB设计中,地电平面的反弹噪声和回流噪声需要特别关心。

      在时域(time domain)和频域(frequency domain)之间有什么不同?
      时域(time domain)是以时间为基准的电压或电流的变化的过程,可以用示波器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、下冲(undershoot)以及建立时间(settling times)。

      频域(frequency domain)是以频率为基准的电压或电流的变化的过程,可以用频谱分析仪观察到。它通常用于波形与FCC和其他EMI控制限制之间的比较。

      什么是阻抗(impedance)?
      阻抗是传输线上输入电压对输入电流的比值(Z0=V/I)。当一个源送出一个信号到线上,它将阻碍它驱动,直到2*TD时,源并没有看到它的改变,在这里TD是线的延时(delay)。

      什么是建立时间(settling time)?
      建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。

      什么是管脚到管脚(pin-to-pin)的延时(delay)?
      管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%,最小延时发生在当输出第一个越过给定的阈值(threshold),最大延时发生在当输出最后一个越过电压阈值(threshold) ,测量所有这些情况。

      什么是偏移(skew)?
      信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。
      什么是斜率(slew rate)?
      Slew rate就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技术规范 (如PCI)状态在两个电压之间,这就是斜率(slew rate),它是可以测量的。

      什么是静态线(quiescent line)?
      在当前的时钟周期内它不出现切换。另外也被称为 "stuck-at" 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。

      什么是假时钟(false clocking)?
      假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。

      什么是IBIS模型?
      IBIS(Input/Output Buffer Information Specification)模型是一种基于V/I曲线的对I/O BUFFER快速准 确建模的方法,是反映芯片驱动和接收电气特性的一种国际标准,它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数,非常适合做振荡和串扰等高频效应的计算与仿真。

      IBIS本身只是一种文件格式,它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数,但并不说明这些被记录的参数如何使用,这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真,需要先完成以下四件工作。
      (1)获取有关芯片驱动器和接收器的原始信息源;
      (2)获取一种将原始数据转换为IBIS格式的方法;
      (3)提供用于仿真的可被计算机识别的布局布线信息;
      (4)提供一种能够读取IBIS和布局布线格式并能够进 行分析计算的软件工具。

      IBIS是一种简单直观的文件格式,很适合用于类似于Spice(但不是Spice,因为IBIS文件格式不能直接被Spice工具读取)的电路仿真工具。它提供驱动器和接收器的行为描述,但不泄漏电路内部构造的知识产权细节。换句话说,销售商可以用
    IBIS模型来说明它们最新的门级设计工作,而不会给其竞争对手透露过多的产品信息。并且,因为IBIS是一个简单的模型,当做简单的带负载仿真时,比相应的全Spice三极管级模型仿真要节省10~15倍的计算量。

      IBIS提供两条完整的V-I曲线分别代表驱动器为高电平和低电平状态,以及在确定的转换速度下状态转换的曲线。V-I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。

      什么是SPICE模型?
      SPICE是Simulation Program with Integrated Circuit Emphasis的缩写。
      表3给出了 IBIS模型与SPICE模型的比较。


    四、硬件调试技巧
      硬件调试时应该注意的一些问题。如在硬件调试前,应先对电路板 进行细致的检查,观察有无短路或断路情况(由于DSP的PCB板布线一般较密、较细,这种情况发生的概率还是比较高的)。加电后,应用手感觉是否有些芯片 特别热。如果发现有些芯片烫得厉害,需立即掉电重新检查电路。排除故障后,接着就应检查晶体是否振荡,复位是否正确可靠。然后用示波器检查DSP的CLK -OUT1和CLK-OUT2引脚的信号是否正常,若正常则表明DSP本身工作基本正常。

      (1)保证电源的稳定可靠
      在DSP硬件系统调试前,应确保给实验板供电的电源有良好的恒压恒流特性。尤其要注意的是,DSP的入口电压应保持在5.0V±0.05V。 电压过低,则通过JTAG接口向Flash写入程序时,会出现错误提示;电压过高,则会损坏DSP芯片。

      (2)利用仿真软件排除硬件故障
      在完成对电路板的检查后,就可通过仿真软件来调试程序。由于仿真时,程序代码下载到目标系统中的片外程序存储器,因而通过仿真软件可以比较容易地检查出一些硬件故障。

      在上电后,若仿真软件调试窗口始终无法调入程序,则有两种可能:① DSP芯片引脚存在断路或短路现象;② DSP 芯片损坏。倘若是第一次利用仿真软件调试程序,此时应对实验板断电,仔细检查DSP芯片各引脚的焊接情况。如果软件调试窗口曾正确调入程序,则可能是 DSP芯片损坏。此时,可通过检测实验板的整板阻抗进一步判断DSP芯片是否受损。若整板阻抗急剧下降,可将给DSP芯片供电的电源线割断,检测DSP芯 片的电阻。

      如果软件调试窗口可调入程序,但调入的程序局部出错,如对片外程序存储器或数据存储器操作的代码变成.word xxxx,此时可能是片外程序存储器或数据存储器出现故障。应仔细检查存储器是否存在短路或虚焊,若不存在则应进一步判断存储器是否受损。

      DSP硬件设计是系统设计的“基石”,是系统稳定性的关键。本文介绍的DSP系统硬件开发中应注意的几个问题,可以大大缩短开发时间,希望能给读者提供参考的价值。

    转载

    展开全文
  • USB 3.0硬件设计

    千次阅读 2019-06-17 10:31:42
    USB 3.0硬件设计 概述 USB3.0相比2.0在硬件物理连接上有较大的改变,采用的是RX/TX全双工链路设计,由2对差分信号组成,同时向下兼容USB2.0,所以整个接口有3对差分信号,分别为USB3_RXM/USB3_RXP,USB3_TXM/USB3_...

    USB 3.0硬件设计

    USB3.0相比2.0在硬件物理连接上有较大的改变,采用的是RX/TX全双工链路设计,由2对差分信号组成,同时向下兼容USB2.0,所以整个接口有3对差分信号,分别为USB3_RXM/USB3_RXP,USB3_TXM/USB3_TXP,USB2_DM/USB2_DP,USB3.0的传输速率可达到5Gbps,相比USB2.0 480Mbps有比较大的提供。

    如下图,为USB3.0的Data数据连接原理图,从电路上可以看是USB2.0为半双工,数据收发在一对差分信号上传输。USB3.0为全双工,收发信号为独立的传输路径;其次,由于Sink端的直流偏置电压和source端的直流偏置电压不一样,故要需要串入AC耦合电容,电容一般取100nF,一般靠近驱动端放置,电容在设计上要求ESR ESL(特别重要)尽量小。

    USB 3.0的Host的RX连接到Device Tx,Host的Tx连接到Device的 Rx,类似于我们常用的UART接口的连接。

     

    硬件连接上相对比较简单,最终需要PCB Layout设计来保证信号的完整性,接下来从PCB层叠结构、阻抗控制、走线要求等细节上说明USB3.0的设计的注意事项

    ​​​​​​​​​​​​​​1. PCB层叠结构要求

    以下是4层板的层叠结构图,可通过Si9000计算出差分对所约束的线宽线距。

    对于PCB阻抗线的定义,受那些物理参数影响,请自行查阅相关

    ​​​​​​​2. USB差分阻抗控制要求

    参考USB PHY手册,基于上图的层叠结构,计算出差分信号所要求的线宽线距,本文为ASM1153 为例进行阐述:

    ASM1153为USB 3.0转Sata接口的桥芯片,要求USB 3.0的差分阻抗为85欧,USB2.0为90欧,差分对等长公差在

    +/-5mil。

    ​​​​​​​3. PCB走线要求

    5Gbps的速率需要以高速线的设计规则来严格把关走线,充分考虑PCB的设计细节

    3.1 PCB出线要求尽可能平等出差,具体走线参考下图:

    3.2 走线换层需要在信号过孔旁边增加地过孔,用于信号的回流(高速通用规则)

    3.3 USB信号测试点的放置建议如下图,“一”字形放置在路径上,非Y字形或T字形放置,并且测试焊盘如果走线不连续的较大焊盘,请将相邻层的GND层垂直于测试焊盘掏空,避免出现影响信号的寄生电容或等效电容。测试点的焊盘尺寸,应尽可能的小,如果必需要放置测试点的话,比照0402封装的焊盘尺寸或直接将测试点放置在信号线的过孔上。

    3.4 关于等长匹配蛇形线的走线方式,建议按下图方式走线

    3.5 USB3.0 的P/M如果走线上有交差,可以将差分对的P/M交换,USB3允许P/M反转

     

     

    展开全文
  • 蓝牙模块硬件设计参考

    千次阅读 2019-06-18 16:45:19
    一 简介 该文基于某款蓝牙模块的硬件设计经验总结,仅作硬件设计参考之用。 二 天线设计 2.1PIFA 天线设计 2.1.1尺寸要求 该天线是...
            

              简介

            该文基于某款蓝牙模块的硬件设计经验总结,仅作硬件设计参考之用。

             

            

            天线设计

            

            2.1  PIFA 天线设计

            

            2.1.1  尺寸要求

            该天线是经过调频特性的理论计算得出的尺寸大小,并经过实际设计验证的经验值,跟板材及 环境都有关系。按如下规格设计最远距离(无遮挡)可达 20 米。



            



            图 1

             

    2.1.2  布线要求

            首先,建议将天线按尺寸设计成元件封装,方便摆放及后续项目设计,并可以防止拖动造成尺 寸大小变化,而来回修改。

    其次,该天线是与地线连接的,天线有效部分的周围及其下层(即背 面)不应用有元器、布线,更不应该铺铜,否则影响信号发射和接收,甚至无法正常工作。

    第三, 该天线的接地点要求大面积接地,并多打过孔。



            第四,该天线要求设计在 PCB 板的板边,尽量朝 前面板,并要求周围避开铁质结构件。



    2.1.3  板材要求

            板材请选用:FR4,介电常数为 4.2



    2.2 外引天线设计

            请断开 PIFA 天线的连接电路,并用 10pF 的电容连接外引天线。外引天线的线材要求采用 50 欧高频屏敝电缆,并在尾部去掉 3CM 长的屏敝层。线头的中间信号线焊接在天线输出端,而屏敝 铁线也应该焊在就近地线位置,该天线尾部应放置于前面板靠前位置或者引至铁壳之外。

            

            电源设计

            电源的参数要求应根据具体型号的参数来设计,详细请见相应型号的 SPEC 文档。

    注:为了保证模块的工作的稳定性及语音输出不受干扰,建议蓝牙模块独立电源供电,并保证电源稳定,输出功率符合模块的最大功耗。

    另外,掉电时,要保证蓝牙的掉电完全(即保证掉电电压可以小于 1.5V 超 50mS);实在无法满足条件,请加进复位芯片对模块复位引脚进行复位电平 控制。

    建议:主控 CPU 增加对蓝牙模块的电源控制,即可保证模块掉电完全,也可避免蓝牙模块的 状态与 CPU 的状态不一置。



            

            音频电路设计

            音频电路的设计直接影响到蓝牙模块输的音质指标,所以,应独立区分布线,保证音频信号的 完整性。



    4.1 差分输出设计要求

            有的模块音频输出是差分信号输出,需要外部加差分信号转单端 信号电路。如下图所示:

            



            图 2

    其中,差分线的布板走线应尽量短且等长,做好地线屏敝工作,避免其信号线干扰。

    第二,其 接地网络应与目标系统的音频地(如汽车音响的功放接地点)连接之后再与大地相连,避免地线引 进干扰。

    第三,建议图示中所有 10K 电阻的精度都采用 1%的。第四,保证电源的电压稳定。



    4.2 双声道单端输出设计要求

            所有自带音频转换电路的模块都是双声道单端输出 。其设计,应注意音频输出走线避开功率大的元器件电路及频率较高的信号走线;另外也要保证音频地的完整 性,即 AGND 信号与目标系统的音频地(如汽车音响的功放接地点)连接之后再与大地相连,避 免地线引进干扰。



            

            MIC电路设计

            5. MIC电路设计

    5.1 模块 MIC 设计要求

            有的模块没有内置麦克风输入电压偏置电路,需要外加电压偏置电路才能保证 MIC 正 常稳定的工作,如下图所示:



            



            图 3



            其中,MIC_EN 是 该模块 PIO11 输出控制电压信号。 另外有如下注意事项:

    首先,MIC 的规格要求,请选-42dB(±3dB)规格的全向性 MIC;

    其次,MIC 的电路应独立走线,特别是 MICGND 应该连接至模块对应引脚,禁止为图方便与 系统的地连接之后再与模块的地相连――仿止 MIC 输入受到干扰。

    第三,机器 MIC 的面板开孔的孔径大小应该视 MIC 的尺寸大小而定,保持一致;否则,会造成MIC 的输入信号衰减,从而影响 MIC 的灵敏度;

    第四,MIC 应该加橡胶垫圈,并且直接与机器面板密敝紧贴,防止机器振动时,引起 MIC 磨 擦造成干扰。

    5.2 其它模块 MIC 设计要求

            另外,有一些模块内部均有内置麦克风输入电压偏置电路,固硬设计只需按 MIC 的 P/N 管脚对应接模块的 MIC 输入的 P/N 管脚即或正常工作。设计时的注意事项可完 参考 5.1 节所述。
     
     
     

    文件到原文下载,原文出自:https://bbs.usoftchina.com/thread-209475-1-1.html

    展开全文
  • 硬件设计需要的工具

    千次阅读 2019-03-23 23:28:50
    想起了一句话:人和动物的区别就是人会使用工具。工具的使用会让你事半功倍,做设计有时候需要“拿来主义”,毕竟...作为硬件设计的核心就是原理图和Layout设计,笔者常用的是Cadence(OrCAD+Allegro),当然还有其...
  • 硬件设计规范

    千次阅读 2016-07-13 18:52:23
    一、硬件设计原则: 1. 所有的设计依据来自于元器件SPEC,必须详细阅读各个元件的规格书并深入理解; 2. 原理图与PCB图对应; 3. 原理图与BOM对应,在有不同搭配的地方列表注明差异; 4. 关键器件注明供应商,...
  • 硬件设计之一——电源设计03:LDO设计 LDO概念 LDO,low dropout regulator,中文是低压差线性稳压器,它内部的一般结构如下图: 用到的元器件也比较简单,一个串联调整管VT,两个分压电阻R1,R2,放大器A,...
  • 硬件设计必备,电子元器件高清矢量图

    千次阅读 多人点赞 2020-08-09 16:55:14
    硬件设计必备,电子元器件高清矢量图分享~
  • 硬件设计流程整理

    千次阅读 2018-08-31 16:20:47
    自制一份硬件设计的Checklist 一、 电源类: 1)蓄能电容整板不少于两颗,其中必须有一颗104电容 2)旁路电容每个数字电路芯片不少于2颗,其中必须有一颗104电容,多电源芯片每种电源不少于1颗 3)4层板及上电源...
  • 什么是硬件设计

    2015-04-18 18:31:20
    我的理解:硬件设计就是根据产品经理的需求PRS(Product Requirement Specification),在COGS(Cost of Goods Sale)的要求下,利用目前业界成熟的芯片方案或者技术,在规定时间内完成符合PRS功能(Function),性能...
  • 单片机硬件设计总结

    千次阅读 2018-09-14 14:56:15
    下面是总结的一些设计中应注意的问题,和单片机硬件设计原则,老生常谈了,不过还是写一下:   (1)在元器件的布局方面,应该把相互有关的元件尽量放得靠近一些  例如,时钟发生器、晶振、CPU的时钟输入端都易...
  • 嵌入式硬件设计(第二版)

    热门讨论 2010-05-28 11:43:02
    嵌入式硬件设计(第二版)嵌入式硬件设计(第二版)
  • EFR32的硬件设计注意事项

    千次阅读 2017-07-20 17:14:39
    EFR32硬件设计
  • 2.低功耗设计-硬件设计阶段

    千次阅读 2019-08-27 20:02:48
    接下来我们将细化硬件设计部分。 一.低功耗外围器件的选型 1.电容:所有电容在电流通过电介质时都会产生少量电荷损失,即使完全充电后也是如此,称为“电容泄漏电流”。通常,钽电容和电解电容的泄漏电流较高,而...
  • 嵌入式软硬件设计流程

    千次阅读 2015-03-02 21:52:55
    从图书馆看到一经典国外嵌入式设计书籍,其中关于“软硬件设计流程”画得精彩,特列出如下:
  • Air724UG_模块硬件设计手册_V2.2

    万次阅读 2021-03-12 16:12:15
    本文档定义了Air724UG模块及其硬件接口规范,电气特性和机械细节,通过此文档的帮助,结合我们的应用手册和用户指导书,客户可以快速应用Air724UG模块于无线应用。 2.综述 2.1 型号信息 表格1:模块支持频段列表 ...
  • 硬件设计之一——电源设计04:滤波电路 本节讲一下硬件系统中常用的滤波电路,主要包括芯片的滤波电路,一些模拟芯片的滤波电路,模拟电路的滤波电路。 基本上是项目中遇到的一些实际情况。 ...
  • 近期在回顾反思,对前期工作做阶段总结,需要写一篇硬件设计指南文件。想起之前看BMS的软件开发V型流程,结合个人的经验,在网上搜集一些资料,“生搬硬套”写了设计指南提纲。       ...
  • 硬件设计开发全套软件

    千次阅读 2018-04-20 09:20:47
    1.原理图与PCB设计:AD、Candence orcad capture cis和pcb editorAD,目前最常用的硬件设计工具,为中小型企业和学校学生所熟知,Protel的升级版。Candence,高端产品必备良器,自身集成一条龙的原理图、PCB、仿真...
  • ( 单片机 电子设计硬件设计)怎么用protues自制元件,制作4灯交通灯(绿绿黄红),求步骤,有图片最好
  • 整理自《ARM9嵌入式系统硬件设计指南》 第1章 嵌入式系统概述 1.1 嵌入式系统 嵌入式计算机系统的出现,是现代计算机发展史上的里程碑。嵌入式系统诞生于微型计算机时代,与通用计算机的发展道路完全不同,形成...
  • 嵌入式硬件设计流程

    千次阅读 2013-11-12 19:12:56
    嵌入式系统硬件设计流程 1)详细理解设计需求,从需求中整理出电路功能模块和性能指标要求。 2)根据功能和性能需求制定总体设计方案,对CPU进行选型,CPU选型有以下几点要求: a)性价比高; b)容易开发:...
  • Arduino UNO开发板硬件设计全解析

    千次阅读 2018-04-20 16:10:16
    但是,深入了解其硬件设计有助于您在Arduino旅程中迈出坚实的一步。掌握Arduino硬件的电子设计将帮助您学习如何将Arduino嵌入到最终产品的设计中,包括应该从原始设计中保留以及省略哪些部分。 组件概述 Arduino...
  • 基于FPGA的超声成像算法的硬件设计

    千次阅读 2020-12-22 05:47:13
    1. Verilog的硬件设计型号是 ALTERA 2.数据的输入量已经给出,附上的四个矩阵输入都要实现。 3.波束形成部分要在FPGA上完成,最后的matlab的代码部分只是获取数据后的图像显示 4.不需要动态聚焦,只是完成固定...
  • USB硬件设计指南

    千次阅读 2013-08-01 09:30:44
    在 USB 设计中,USB 差分 DP/DM 对可工作于 480Mbps的高速模式,系统时钟可工作于 12 MHz、48 MHz 及 60 MHz,在硬件设计中属于高速设计部分,有许多方面需要特别注意,因为USB电缆容易形成单极天线,必须防止RF电流...
  • 海思Hi3516DV300硬件设计用户指南

    千次阅读 2019-08-19 16:30:33
    本文档提供Hi3516DV300 芯片的硬件设计方法。 1.1 小系统外部电路要求 1.1.1 Clocking 电路 通过芯片内部的反馈电路与外部的 24MHz 晶体振荡电路一起构成系统时钟电路。 推荐晶振连接方式及器件参数如图所示。...
  • 最新MTK6261D硬件设计

    千次阅读 2017-10-09 15:57:23
    附件内容主要是针对mtk6261D的硬件设计指导,内容详细介绍了MTK6261D的硬件接口,外接设备说明,非常不错的资料 MCU l ARM7EJ-STM 32-bit RISC处理器,主频260MHz,26M的外部晶振,可编程电容阵列进行粗调和微调,...
  • NFC技术 (二) -硬件设计

    千次阅读 2019-11-07 09:23:39
    NFC硬件设计一般采用NFC控制器芯片,控制器芯片一般包括4个部分: 电源部分 主控接口 时钟接口 天线匹配电路 其中电源部分、主控接口、时钟晶振部分比较简单,可以参照芯片手册进行设计。本篇文章重点介绍下NFC...
  • PCB硬件设计规范(详细版)

    千次阅读 2019-06-18 15:17:25
    为了适应新的形势,配合ERP系统的实施,规划硬件设计,以利于生产、采购、后期产品维护,全面提高我司的产品质量和客户的满意度。 一、提交文件要求: 提交文件分为三部分:设计文件、生产文件、资料文件,分别各...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 65,661
精华内容 26,264
关键字:

硬件设计