精华内容
下载资源
问答
  • *一、酷MOS管选型* 1、一般我们选择一颗MOS 大致看以下几个参数 BV Id Rds Vth Qg Pd等。但是这几个参数,只有Qg和Id是交流参数,其他都是静态参数。而半导体这东西就是随温升变坏的。那动态参数,其实是变坏的。25...

    酷MOS管的选型 (超结场效应管)

    *一、酷MOS管选型*
    1、一般我们选择一颗MOS 大致看以下几个参数 BV Id Rds Vth Qg Pd等。但是这几个参数,只有Qg和Id是交流参数,其他都是静态参数。而半导体这东西就是随温升变坏的。那动态参数,其实是变坏的。25度的电流是100A,也许125度的时候,电流只有50A,所以选型的时候要以高温下(老化房)的数据为准。那选好了电压、电流,剩下就是看Coolmos的损耗了。Coolmos露在表面的是Rdson 较低,只有平面管的1/3或者1/4,那MOS的导通损耗必然较之平面管要低不少。MOS的另外一个损耗,开关损耗其实往往更加占主导。开关损耗在MOS里最直接体现的数值是Trr。这也是Coolmos最核心的参数。

    从coolmos的发展来看 C3 C6 CP CFD CFD2 都是在Trr上下功夫(C6除外,他是C3的Cost down)。你是电源设计者,Trr的合理使用,你比我清楚。Coolmos在实际应用中,MOS前段的Rg驱动,一般对电阻要求会低很多。这也能降低损耗。举个例子,20N60C3 MOS前段的驱动电阻一般可做到15mohm以下,但是也不是越低越好,开关越高,EMI的问题就出来了。所以驱动电阻的选择要综合考虑,在EMI允许的情况下,尽量降低驱动电阻。

    2、Coolmos是否需要采用散热措施。要看功率,举个例子,150W的LED电源上,你觉得可以不加散热嘛?15W的LED电源上,加散热装置,那有地方么?Coolmos,在应用端,解决了有的电源方案需要电子器件更小的体积,甚至是去掉散热片(如Iphone的充电器),而大功率上看重Coolmos的还是他能降低损耗,所以散热片是一定要加的。

    3、Coolmos目前在国内应用还是非常片面的,任重而道远。举个例子,在一个70W的笔记本适配器上,很多还是用的20A的平面管(或者是16A),但是我们知道实际电路里的有效电流其实很小,用20A只是看重他的低内阻,降低损耗,降低温升。那现在很多工程师来Rreview这个方案的时候,脑子还是转不过弯来。如果使用Coolmos,他认为还需要16A的,那同等电流,价格肯定不可比的。其实呢,Coolmos 10A足够去替代了。开关损耗,Coolmos要较平面管低很多,内阻的话Coolmos的10A较之16A的平面也不会高多少,在高温下,基本内阻是一致的。(有机会发个实验数据,16A的平面管和10A的Coolmos在100度下,内阻是相差不多的—前提,带负载,体现开关损耗低的特点),所以工程师要多了解Coolmos。

    二、酷MOS管(超结场效应管)产品特征
    1、卓越的功率转换效率
    2、极低的导通损耗源于极低的特征导通电阻(RonA)
    3、极低的开关功率损耗和驱动功率损耗源于极低的FOM(RON
    Qg)
    4、卓越的EAS能力(100%EAS测试)

    三、酷MOS管(超结场效应管)产品应用
    1、电脑、服务器的电源——更低的功率损耗
    2、适配器(笔记本电脑,打印机等)——更轻、更便捷
    3、照明(HID灯,工业照明,道路照明等)——更高的功率转换效率
    4、消费类电子产品(液晶电视,等离子电视等)——更轻、更薄、更高能效

    在中压MOS(100-150V),英飞凌、ST、AO、FC均有超低导通电阻、超低损耗的MOS出现,如Opti3MOS(艾默生、华为都有大量使用,是未来的主导)、SDMOS等。
    总之一句话:MOS在发展,损耗会越来越低。电源方案只会像更高效率和更小体积发展。

    Coolmos的宗旨是追求:开关最低损耗。在Coolmos上,是通过P柱,形成更大的PN结,从而降低Rds。但是就如同你讲的,Coolmos,降低了Rds,所以他的EAS能力较之平面管要低,这也对电源设计者提出了更高的要求。但是我们都知道,能用得起Coolmos的电源,基本称之为高档电源,那方案的设计肯定是精益求精的。不是普桑上装了个上万的音响,而是宝马上都是原装配置。这就是差距。

    四、酷MOS管型号

    KCB6265A 11A/650V TO-263

    KCD4560 6A/600V TO-252

    KCF6265A 11A/650V TO-220F

    KCF9860A 47A/600V TO-220F

    KCM3560A 76A/600V TO-247

    KCM3650A 60A/500V TO-247

    KCM9860A 47A/600V TO-247

    KCY3104S 110A/40V DFN5*6

    KCY3303S 95A/30V DFN5*6

    只先列出一小部分的型号,小编就不一一列出来,有什么需求可直接联系!
    深圳市可易亚半导体科技有限公司主要产品生产MOS管,及有新型超结MOS管,为了满足更多客户的需求,提供了更好的服务及有技术支持。扣扣:2880195519

    展开全文
  • MOS管电流方向能反吗?体二极管能过多大电流? 今天来说两个问题: 1、MOS管导通电流能否反着流?D到S,S到D方向随意? 2、MOS管体二极管能过多大的电流? 为啥会有这两个问题? 我们在最开始学习MOS管的时候,应该...

    MOS管电流方向能反吗?体二极管能过多大电流?

    今天来说两个问题:

    1、MOS管导通电流能否反着流?D到S,S到D方向随意?
    2、MOS管体二极管能过多大的电流?

    为啥会有这两个问题?

    我们在最开始学习MOS管的时候,应该都是从NMOS开始的,电流的方向都是从D到S的。

    图片
    而实际应用电路,NMOS会有电流从S到D的情况,比如下面这个NMOS管防电源反接电路(仅仅是个示意图,实际电路需要多考虑一些因素)。
    图片

    原理我还是先大致说下。

    1、在电源正常接入的时候
    图片
    电源正极VCC经过后级负载电路接到体二极管,那么体二极管就会导通,于是此时S极的电压就约为0.7V左右(体二极管导通电压)。

    同时栅极G极接的是VCC,所以Vgs=Vcc-0.7V>Vgsth,NMOS管会导通。NMOS管导通之后,导通压降基本为0,那么Vgs=Vcc,MOS管维持导通状态。

    这样整体电源通路就是通的,电源给后级负载供上了电,后级电路正常工作。

    这里有一点需要特别注意,就是此时MOS管的电流是S到D的,与往常我们经常见的D到S是反的。

    2、在电源接反的时候(电源和地接反了)
    图片
    栅极G接电源负极,也就是0V,S极经过负载接到了电源负极,也就是0V,所以Vgs=0V,MOS管也不导通。

    与此同时, D极为Vcc,S极为0V,体二极管反向偏置,也不导通,所以无法通过NMOS管流过电流。

    对于负载来说,就是电源断开了。

    接反的电源不会怼到后面的负载上面,所以后级电路就不会烧了,我们只要把前面的电源正负极接对,那么后级电路又能正常工作了,如此,便实现了防反接的功能。

    需要说一点,这里的防反接并不是说电源接反了,后级电路也还能工作。而是电源接反了,后级电路不会冒烟烧坏了。

    我以前乍一看到这个电路的时候,其实是心里打鼓的

    这个MOS管导通时,电流能反着流?D到S,S到D无所谓吗?
    图片
    除了这个电流的方向问题,还有就是MOS管的体二极管问题,这个二极管能过多大的电流?
    图片
    如果不了解,会认为这个二极管能流过的电流非常小,因为它还有一个名称叫“寄生二极管”,很容易被它骗。

    寄生二字,会很容易让人联想到寄生电感,寄生电容,而这两个东西一般都是很小的,所以很容易误认为这个寄生二极管也很弱,过不了比较大的电流。

    问题解答

    这两个问题,其实用一个电路就能解答了,就是下面这个BUCK电路。

    图片

    应该都知道上面这是个buck电路吧,下管是NMOS管,在上管断开,下管导通的时候,电感的电流来源于下管。

    也就是说,下管NMOS的电流方向是从S到D的,也就是反着流,并且这个电流可以是很大的,因为电感的电流是可以比较大的,跟负载有关。

    除此之外,从之前的文章《BUCK的振铃实验与分析》里面我们也知道,BUCK在开关切换的时候,会存在死区时间(上管和下管都不导通的时候)。而电感的电流是不能断的,死区时间电感的电流就是走的下管的体二极管。
    图片
    又因为电感的电流取决于负载电流,是可以到几安培的,所以说下管的体二极管的电流也是可以很大的。

    那MOS管的体二极管电流最大能到多少呢?选型的时候需要考虑吗?

    很多MOS管是不标注这个参数的,但是也有一些厂家标注了,比如这个NMOS管SI9804
    图片
    从上面手册看到,可以通过的持续电流是2.1A。

    这个是怎么来的呢?

    这个我觉得可能是根据功耗限制来的。

    如果通过的电流时间很短,那么可以通过更大一点的电流,如果时间比较长,那么流过的电流就不能太大。
    图片
    从上图可以看到,环境温度25℃的最大功耗是2.5W。这么看的话,前面说的持续电流是2.1A,应该也是根据功耗限制来的。

    根据常规硅二极管,通过2.1A电流时,导通压降大概是1V左右,那么功耗就是P=2.1A*1V=2.1W,跟2.5W也差不太多。

    当然,以上只是我的猜测而已,并没有找到什么比较官方的说法。

    一个更详细的手册

    写到这里,我又找到一个更为详细的MOS管手册,英飞凌的NMOS管BSC059N04LS6,里面有详细介绍体二极管的过流能力,包括持续和瞬间的电流。

    这个手册让我确信了上面的猜测。

    下面是BSC059N04LS6手册里面的体二极管的参数
    图片
    从上表直接可以看到,体二极管的持续电流是可以到38A,脉冲电流是可以到236A的,同时,也可以看到,二极管最大导通电压是1V。

    可能会有些诧异,这个二极管持续电流能到38A这么大?

    实际应用自然是到不了,我们需要注意上面是有个条件,那就是Tc=25℃的,c是case,也就是外壳保持25℃情况下的。

    我们实际应用中,如果不加特别的散热措施,肯定是没法保证这个MOS外壳是这个温度,自然也就不能持续通过38A的电流。

    不过这也无关紧要,我们仅仅是看这个参数的意义,想知道它是怎么来的。

    我们再看看手册里面的功耗限制
    图片
    可以看到,在Tc=25℃时,功耗限制是38W,前面知道导通电压是1V,电流限制是38A,正好功耗限制等于电压乘以电流,这也太巧了。

    所以,体二极管能通过的电流就是根据功耗限制来的没跑了。

    同时,我们看到,在Ta=25℃,功耗限制是3W,这个Ta就是环境温度了,这个与实际使用情况应该是更为接近的(不使用特别散热措施)。

    如果用这个值计算,那么体二极管能持续通过的电流也就是3W/1V=3A左右,当然,这个是我的推测,手册里面没写。

    到这里,至少我们应该知道了,体二极管还是能过比较大的电流的。

    当然,还有一个问题,上面说的是持续的电流,必然还有瞬间电流的问题,瞬间电流能过多大呢?

    这个问题反而更为重要一点,因为正常使用中,我们不会给MOS管的体二极管通过持续时间比较长的电流。如果有这个需要,我们直接让MOS管导通不就好了吗,功耗还能更低。

    前面举例的BUCK中,体二极管也只是在死区时间才会有电流通过,这个时间是相当短暂的。

    所以这个瞬间能过多大的电流反而更值得看一看。

    我们还是看BSC059N04LS6的手册,因为它都直接标出来了。
    图片
    这个管子导通电流可以到59A,在10us时间内能通过的电流是236A,而体二极管也是236A,二者是相同的,而且都很大,也就是说体二极管的瞬间电流根本就不会成为使用的瓶颈。

    也许这就是为什么我们很少去关注MOS管的体二极管的电流,只看MOS管导通电流够不够大。

    以上内容小结一下:

    1、MOS导通后电流方向其实可以双向流动,可以从d到s,也可以从s到d。
    2、MOS管体二极管的持续电流可以根据MOS管的功耗限制来计算,
    3、MOS管体二极管瞬间可以通过的电流,等于NMOS管导通后瞬间可以通过的电流,一般不会是瓶颈

    NMOS管的结构

    我们看一下NMOS管的结构。
    图片

    以NMOS为例,如上图,S和D都是掺杂浓度比较高的N型半导体,衬底为P型半导体,并且衬底和S极是接到一起的。

    在Vgs电压大于门限电压Vth时,也就是栅极相对衬底带正电,它会将P型衬底中的少子(电子)吸引到P型衬底上面,形成反型层,也就是导电沟道。
    图片

    这时,我们会看到,S和D本身是N型半导体,有很多自由电子,S和D之间也有很多电子,也可以导电。

    也就是说,S和D之间,是连通的,到处都有自由电子,可以移动。

    因此,我们给S和D之间加上电压,就会形成电流,而且是不管电压的方向如何,只要有电压,就能形成电流,二者没有什么差别。

    也就说,电流可以双向流动,可以从D到S,也可以从S到D。

    我们接着看体二极管的过流能力

    P和N型半导体放到一起,总会形成PN结,也就是二极管。S和D之间体二极管实际是漏极D与衬底形成的,因为S和衬底是接到一起的,那么也就是D和S之间有个体二极管了。

    MOS管导通,原理就是因为栅极吸引了P型衬底里面的少子(电子),形成了导电沟道,这个沟道想想也应该比较窄,但是它已经能够支撑起Id的电流了(MOS管导通时电流,每个NMOS都有这个参数)。

    那么作为体积大,面积也大的衬底,它与漏极形成的PN结,自然流过的电流达到Id没啥问题(不考虑温度的话)。
    图片
    不过因为形成的沟道阻值很低,不怎么发热,而PN结总有个导通压降,流过电流会发热,这是个大劣势,所以体二极管受制于这个发热的问题。

    所以最终的结果就是,我们会看到体二极管流过的持续电流受制于MOS管的功耗。

    展开全文
  • MOS管及其外围电路设计

    千次阅读 多人点赞 2019-08-12 12:04:38
    常用的mos管驱动电路结构如图1所示,驱动信号经过图腾柱放大后,经过一个驱动电阻Rg给mos管驱动。其中Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗等。在现在很多的应用中,用于放大驱动信号的图腾...

    全文框架

    在这里插入图片描述

    1.栅极驱动部分

    常用的mos管驱动电路结构如图1所示,驱动信号经过图腾柱放大后,经过一个驱动电阻Rg给mos管驱动。其中Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗等。在现在很多的应用中,用于放大驱动信号的图腾柱本身也是封装在专门的驱动芯片中。本文要回答的问题就是对于一个确定的功率管,如何合理地设计其对应的驱动电路(如驱动电阻阻值的计算,驱动芯片的选型等等)。
    注1:图中的Rpd为mos管栅源极的下拉电阻,其作用是为了给mos管栅极积累的电荷提供泄放回路,一般取值在10k~几十k这一数量级。由于该电阻阻值较大,对于mos管的开关瞬态工作情况基本没有影响,因此在后文分析mos的开关瞬态时,均忽略Rpd的影响。
    注2:Cgd,Cgs,Cds为mos管的三个寄生电容,在考虑mos管开关瞬态时,这三个电容的影响至关重要。
    在这里插入图片描述

    1.1 驱动电阻的下限值

    驱动电阻下限值的计算原则为:驱动电阻必须在驱动回路中提供足够的阻尼,来阻尼mos开通瞬间驱动电流的震荡。
    当mos开通瞬间,Vcc通过驱动电阻给Cgs充电,如图2所示(忽略Rpd的影响)。根据图2,可以写出回路在s域内对应的方程:
    在这里插入图片描述
    根据式(1)可以求解出ig,并将其化为典型二阶系统的形式
    在这里插入图片描述
    根据式(2),可以求解出该二阶系统的阻尼比为:
    在这里插入图片描述
    为了保证驱动电流ig不发生震荡,该系统的阻尼比必须大于1,则根据(3)可以求解得到:
    在这里插入图片描述
    式(4)给出了驱动电阻Rg的下限值,式(4)中Cgs为mos管gs的寄生电容,其值可以在mos管对应的
    datasheet中查到。而Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗,驱动芯片引脚的感抗等,其精确的数值往往难以确定,但数量级一般在几十nH左右。因此在实际设计时,一般先根据式(4)计算出Rg下限值的一个大概范围,然后再通过实际实验,以驱动电流不发生震荡作为临界条件,得出Rg下限值。
    在这里插入图片描述
    图2 mos开通时的驱动电流

    1.2 驱动电阻的上限值

    驱动电阻上限值的计算原则为:防止mos管关断时产生很大的dV/dt使得mos管再次误开通。
    当mos管关断时,其DS之间的电压从0上升到Vds(off),因此有很大的dV/dt,根据公式:i=CdV/dt,该dV/dt会在Cgd上产生较大的电流igd,如图3所示。
    在这里插入图片描述
    图3 mos关断时的对应电流
    该电流igd会流过驱动电阻Rg,在mos管GS之间又引入一个电压,当该电压高于mos管的门槛电压Vth时,mos管会误开通,为了防止mos管误开通,应当满足:
    在这里插入图片描述
    式(6)给出了驱动电阻Rg的上限值,式(6)中Cgd为mos管gd的寄生电容,Vth为mos管的门槛电压,均可以在对应的datasheet中查到,dV/dt则可以根据电路实际工作时mos的DS电压和mos管关断时DS电压上升时间(该时间一般在datasheet中也能查到)求得。
    从上面的分析可以看到,在mos管关断时,为了防止误开通,应当尽量减小关断时驱动回路的阻抗。基于这一思想,下面再给出两种很常用的改进型电路,可以有效地避免关断时mos的误开通问题。
    在这里插入图片描述
    图4 改进电路1

    图4给出的改进电路1是在驱动电阻上反并联了一个二极管,当mos关断时,关断电流就会流经二极管Doff,这样mos管gs的电压就为二极管的导通压降,一般为0.7V,远小于mos的门槛电压(一般为2.5V以上),有效地避免了mos的误开通。
    在这里插入图片描述
    图5 改进电路2

    图5给出的改进电路2是在驱动电路上加入了一个开通二极管Don和关断三级管Qoff。当mos关断时,Qoff打开,关断电流就会流经该三极管Qoff,这样mos管gs的电压就被钳位至地电平附近,从而有效地避免了mos的误开通。

    1.3 驱动电阻阻值的选择

    根据1.1节和1.2节的分析,就可以求得mos管驱动电阻的上限值和下限值,一般来说,mos管驱动电阻的取值范围在5~100欧姆之间,那么在这个范围内如何进一步优化阻值的选取呢?这就要从损耗方面来考虑,当驱动电阻阻值越大时,mos管开通关断时间越长(如图6所示),在开关时刻电压电流交叠时间久越大,造成的开关损耗就越大(如图7所示)。所以在保证驱动电阻能提供足够的阻尼,防止驱动电流震荡的前提下,驱动电阻应该越小越好。
    在这里插入图片描述
    图6 mos开关时间随驱动电阻的变化
    在这里插入图片描述
    比如通过式(4)和式(6)的计算得到驱动电阻的下限为5欧姆,上限为100欧姆。那么考虑一定的裕量,取驱动电阻为10欧姆时合适的,而将驱动电阻取得太大(比如50欧姆以上),从损耗的角度来讲,肯定是不合适的。

    1.4 驱动芯片的选型

    对于驱动芯片来说,选型主要考虑如下技术参数:驱动电流,功耗,传输延迟时间等,对隔离型驱动还要考虑原副边隔离电压,瞬态共模抑制等等(common mode transient immunity),下面就分别加以介绍。

    最大电流
    在mos管开通的时候,根据图2,可以得到mos开通瞬间的驱动电流ig为(忽略Lk的影响)

    在这里插入图片描述
    其中ΔVgs为驱动电压的摆幅,那么在选择驱动芯片的时候,最重要的一点就是驱动芯片能提供的最大电流要超过式(7)所得出的电流,即驱动芯片要有足够的“驱动能力”。

    功耗

    驱动功率计算表达式如下:

    在这里插入图片描述
    其中Qg为栅极充电电荷,可以在datasheet中查到,ΔVgs为驱动电压的摆幅,fs为mos的开关频率,在实际选择驱动芯片时,应选择驱动芯片所能提供的功率大于式(8)所计算出来的功率。同时还要考虑环境温度的影响,因为大多数驱动芯片所能提供的功率都是随着环温的升高而降额的,如图8所示。
    在这里插入图片描述
    图8 驱动允许的损耗功率随着环温升高而降低

    传输延迟(Propagation Delay)
    所谓传输延迟,即驱动芯片的输出上升沿和下降沿都要比起输入信号延迟一段时间,其对应的波形如图9所示。对于传输延迟来说,我们一般希望有两点:1)传输延时的实际要尽量短。2)“开通”传输延时和“关断”传输延时的一致性要尽量好。
    在这里插入图片描述
    图9 驱动芯片输入输出传输延时
    下面就针对第二点来说一说,如果开通和关断传输延时不一致会有什么影响呢?我们以常用的IGBT驱动,光耦M57962为例,给出其传输延时的数据,如图10所示。
    在这里插入图片描述
    图10 M57962的传输延时数据
    从图10可以看到,M57962的的开通传输延时一般为1us,最大为1.5us;关断传输延时一般为1us,最大为1.5us。其开通关断延时的一致性很差,这样就会对死区时间造成很大的影响。假设输入M57962的驱动死区设置为1.5us。那么实际到IGBT的GE级的驱动死区时间最大为2us(下管开通延时1.5us, 上管关断延时1us),最小仅为1us(下管开通延时1us, 上管关断延时1.5us)。造成实际到达IGBT的GE级的死区时间的不一致。因此在设计死区时间时,应当充分考虑到驱动芯片本身的传输延时的不一致性,避免因此造成的死区
    时间过小而导致的桥臂直通。

    原副边绝缘电压
    对于隔离型驱动来说(光耦隔离,磁耦隔离)。需要考虑原副边的绝缘电压,一般项目中都会给出绝缘电压的
    相关要求。若没有相关要求,一般可取绝缘电压为mos电压定额的两倍以上。

    2.外围保护电路

    在这里插入图片描述
    R7作用:防静电影响MOS,管子的DG,GS之间分别有结电容, DS之间电压会给电容充电,这样G极积累的静电电压就会抬高直到mos管导通,电压高时可能会损坏管子. 同时为结电容提供泄放通道,可以加快MOS开关速度。 阻值一般为几千左右。
    R6和D3作用:在MOS关断时,这个回路快速放掉栅极结电容的电荷,栅极电位快速下降,因此可以加快MOS开关速度。另外,高频时, MOSFET的输入阻抗将降低,而且在某个频率范围内将变成负阻,会发生振荡,这个电阻可以减少震荡。R6阻值一般较小,几欧到几十欧左右。
    C11,R8和d5作用:MOS有分布电感,关断时会有反峰电压。Rc部分用于吸收尖波,这个设计给这个反峰提供了释放回路。D5是为了防止高电压击穿mos。经实验,去掉该回路后波形有很大的震荡。

    3.减少振铃的方法

    三种方法:
    在这里插入图片描述

    3.1 PCB设计

    减少VCC,GND与MOS的距离
    效果:
    在这里插入图片描述

    3.2 栅极/自举电阻

    两电阻示意图如下:
    在这里插入图片描述
    设计的特点是增加开通时间,但不影响关断时间。增大电阻可以减少振铃,但是会增大损耗,且不改变振铃频率,因为只是用其吸收能量罢了。
    下面是振铃的幅度以及能量的损耗示意图:
    在这里插入图片描述
    在这里插入图片描述
    效果:在这里插入图片描述
    3.3加入开关阻尼RC
    示意图
    在这里插入图片描述
    RC的选择可以根据示波器上测出的振铃频率计算:
    在这里插入图片描述
    振铃减少的效果:
    在这里插入图片描述
    在这里插入图片描述
    3.4 加入共源极电感
    这种方法缺点是电感值难以调整,且损耗大。
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    4.部分常见波形

    工作在线性区,损耗巨大,原因可能是布线太长,电感太大
    在这里插入图片描述
    高频振铃严重
    在这里插入图片描述
    上升下降沿缓慢,可能因为驱动芯片驱动能力太差,或者是栅极驱动电阻太大
    在这里插入图片描述
    在这里插入图片描述
    有振铃的方波,边沿陡峭,开关速度快,损耗小,可以略微增大栅极电阻

    在这里插入图片描述
    在这里插入图片描述在这里插入图片描述

    测量的是上管的驱动,由于自举电容较小,提供的电荷不足,无法保证GD间的电压

    在这里插入图片描述
    完美波形
    在这里插入图片描述

    5.缓冲电路类型

    关于缓冲电路
    基本拓扑电路上一般没有吸收缓冲电路,实际电路上一般有吸收缓冲电路,吸收与缓冲是工程需要,不是拓扑需要。

    吸收与缓冲的功效:
    ●防止器件损坏,吸收防止电压击穿,缓冲防止电流击穿
    ●使功率器件远离危险工作区,从而提高可靠性
    ●降低(开关)器件损耗,或者实现某种程度的关软开
    ●降低di/dt和dv/dt,降低振铃,改善EMI品质
    ●降低di/dt和dv/dt,降低振铃,改善EMI品质
    也就是说,防止器件损坏只是吸收与缓冲的功效之一,其他功效也是很有价值的。

    吸收

    吸收是对电压尖峰而言。
    电压尖峰的成因 :
    ●电压尖峰是电感续流引起的。
    ●引起电压尖峰的电感可能是:变压器漏感、线路分布电感、器件等效模型中的感性成分等。
    ●引起电压尖峰的电流可能是:拓扑电流、二极管反向恢复电流、不恰当的谐振电流等。
    减少电压尖峰的主要措施是:
    ●减少可能引起电压尖峰的电感,比如漏感、布线电感等
    ●减少可能引起电压尖峰的电流,比如二极管反向恢复电流等
    ●如果可能的话,将上述电感能量转移到别处。
    ●采取上述措施后电压尖峰仍然不能接受,最后才考虑吸收。吸收是不得已的技术措施

    拓扑吸收

    将开关管Q1、拓扑续流二极管D1和一个无损的拓扑电容C2组成一个在布线上尽可能简短的吸收回路。
    拓扑吸收的特点:
    ●同时将Q1、D1的电压尖峰、振铃减少到最低程度。
    ●拓扑吸收是无损吸收,效率较高。
    ●吸收电容C2可以在大范围内取值。
    ●拓扑吸收是硬开关,因为拓扑是硬开关。
    体二极管反向恢复吸收
    开关器件的体二极管的反向恢复特性,在关断电压的上升沿发挥作用,有降低电压尖峰的吸收效应。

    RC吸收

    ●RC吸收的本质是阻尼吸收。
    ●有人认为R 是限流作用,C是吸收。实际情况刚好相反。
    ●电阻R 的最重要作用是产生阻尼,吸收电压尖峰的谐振能量,是功率器件。
    ●电容C的作用也并不是电压吸收,而是为R阻尼提供能量通道。
    ●RC吸收并联于谐振回路上,C提供谐振能量通道,C 的大小决定吸收程度,最终目的是使R形成功率吸收。
    ●对应一个特定的吸收环境和一个特定大小的电容C,有一个最合适大小的电阻R,形成最大的阻尼、获得最低的电压尖峰。
    ●RC吸收是无方向吸收,因此RC吸收既可以用于单向电路的吸收,也可用于双向或者对称电路的吸收。

    RC吸收设计

    ●RC吸收的设计方法的难点在于:吸收与太多因素有关,比如漏感、绕组结构、分布电感电容、器件等效电感电容、电流、电压、功率等级、di/dt、dv/dt、频率、二极管反向恢复特性等等。而且其中某些因素是很难获得准确的设计参数的。
    ●比如对二极管反压的吸收,即使其他情况完全相同,使用不同的二极管型号需要的RC吸收参数就可能有很大差距。很难推导出一个通用的计算公式出来。
    ●R 的损耗功率可大致按下式估算:
    Ps = FCU2
    其中U为吸收回路拓扑反射电压。
    ●工程上一般应该在通过计算或者仿真获得初步参数后,还必须根据实际布线在板调试,才能获得最终设计参数。

    RCD吸收

    特点
    ●RCD吸收不是阻尼吸收,而是靠非线性开关D 直接破坏形成电压尖峰的谐振条件,把电压尖峰控制在任何需要的水平。
    ●C 的大小决定吸收效果(电压尖峰),同时决定了吸收功率(即R的热功率)。
    ●R 的作用只是把吸收能量以热的形式消耗掉。其电阻的最小值应该满足开关管的电流限制,最大值应该满足PWM逆程RC放电周期需要,在此范围内取值对吸收效果影响甚微。
    ●RCD吸收会在被保护的开关器件上实现某种程度的软关断,这是因为关断瞬间开关器件上的电压即吸收电容C上的电压等于0,关断动作会在C 上形成一个充电过程,延缓电压恢复,降低dv/dt,实现软关断。
    不适应性
    ●RCD吸收一般不适合反激拓扑的吸收,这是因为RCD吸收可能与反激拓扑相冲突。
    ●RCD吸收一般不适合对二极管反压尖峰的吸收,因为RCD吸收动作有可能加剧二极管反向恢复电流。
    钳位吸收

    RCD 钳位

    ●尽管RCD钳位与RCD吸收电路可以完全相同,但元件参数和工况完全不同。RCD吸收RC时间常数远小于PWM周期,而RCD钳位的RC时间常数远大于PWM周期。
    ●与RCD吸收电容的全充全放工况不同,RCD钳位的电容可以看成是电压源,其RC充放电幅度的谷值应不小于拓扑反射电压,峰值即钳位电压。
    ●由于RCD钳位在PWM电压的上升沿和下降沿都不会动作,只在电压尖峰出现时动作,因此RCD钳位是高效率的吸收。

    齐纳钳位

    ●齐纳钳位的几种形式。
    ●齐纳钳位也是在电压尖峰才起作用,也是高效率吸收。
    ●某些场合,齐纳钳位需要考虑齐纳二极管的反向恢复特性对电路的影响。
    ●齐纳吸收需注意吸收功率匹配,必要时可用有源功率器件组成大功率等效电路

    无损吸收

    无损吸收的条件
    ●吸收网络不得使用电阻。
    ●不得形成LD电流回路。
    ●吸收回路不得成为拓扑电流路径。
    ●吸收能量必须转移到输入侧或者输出侧。
    ●尽量减少吸收回路二极管反向恢复电流的影响。
    无损吸收是强力吸收,不仅能够吸收电压尖峰,甚至能够吸收拓扑反射电压

    缓冲

    缓冲是对冲击尖峰电流而言
    ●引起电流尖峰第一种情况是二极管(包括体二极管)反向恢复电流。
    ●引起电流尖峰第二种情况是对电容的充放电电流。这些电容可能是:电路分布电容、变压器绕组等效分布电容、设计不恰当的吸收电容、设计不恰当的谐振电容、器件的等效模型中的电容成分等等。
    缓冲的基本方法:
    ●在冲击电流尖峰的路径上串入某种类型的电感,可以是以下类型:

    缓冲的特性:
    ●由于缓冲电感的串入会显著增加吸收的工作量,因此缓冲电路一般需要与吸收电路配合使用。
    ●缓冲电路延缓了导通电流冲击,可实现某种程度的软开通(ZIS)。
    ●变压器漏感也可以充当缓冲电感。

    LD 缓冲

    特点:
    ●可不需要吸收电路配合。
    ●缓冲释能二极管与拓扑续流二极管电流应力相当甚至更大。
    ●缓冲释能二极管的损耗可以简单理解为开关管减少的损耗。
    ●适当的缓冲电感(L3)参数可以大幅度减少开关管损耗,实现高效率。

    LR 缓冲

    特点:
    ●需要吸收电路配合以转移电感剩余能量。
    ●缓冲释能电阻R的损耗较大,可简单理解为是从开关管转移出来的损耗。
    ●R、L参数必须实现最佳配合,参数设计调试比较难以掌握。
    ●只要参数适当仍然能够实现高效率。
    饱和电感缓冲
    ●饱和电感的电气性能表现为对di/dt敏感。
    ●在一个冲击电流的上升沿,开始呈现较大的阻抗,随着电流的升高逐渐进入饱和,从而延缓和削弱了冲击电流尖峰,即实现软开通。
    ●在电流达到一定程度后,饱和电感因为饱和而呈现很低的阻抗,这有利于高效率地传输功率。
    ●在电流关断时,电感逐渐退出饱和状态,一方面,由于之前的饱和状态的饱和电感量非常小,即储能和需要的释能较小。另一方面,退出时电感量的恢复可以减缓电压的上升速度,有利于实现软关断。
    ●以Ls2为例,5u表示磁路截面积5mm2,大致相当于1颗PC40材质442的小磁芯
    饱和电感特性

    ●热特性
    饱和电感是功率器件,通过进入和退出饱和过程的磁滞损耗(而不是涡流损耗或者铜损)吸收电流尖峰能量,主要热功率来自于磁芯。
    这一方面要求磁芯应该是高频材料,另一方面要求磁芯温度在任何情况下不得超过居里温度。这意味着饱和电感的磁芯应该具有最有利的散热特性和结构,即:更高的居里温度、更高的导热系数、更大的散热面积、更短的热传导路径。
    ●饱和特性
    显然饱和电感一般不必考虑使用气隙或者不易饱和的低导磁率材料。
    ●初始电感等效特性
    在其他条件相同情况下,较低导磁率的磁芯配合较多匝数、与较高导磁率的磁芯配合较少匝数的饱和电感初始电感相当,缓冲效果大致相当。
    这意味着直接采用1 匝的穿心电感总是可能的,因为任何多匝的电感总可以找到更高导磁率的磁芯配合1 匝等效之。这还意味着磁芯最高导磁率受到限制,如果一个适合的磁芯配合1 匝的饱和电感,将没有使用更高导磁率的磁芯配合更少匝数的可能。
    ●磁芯体积等效特性
    在其他条件相同情况下,相同体积的磁芯的饱和电感缓冲效果大致相当。既然如此,磁芯可以按照最有利于散热的磁路进行设计。比如细长的管状磁芯比环状磁芯、多个小磁芯比集中一个大磁芯、穿心电感比多匝电感显然具有更大的散热表面积。
    ●组合特性
    有时候,单一材质的磁芯并不能达到工程上需要的缓冲效果,采用多种材质的磁芯相互配合或许才能能够满足工程需要。

    无源无损缓冲吸收

    ●如果缓冲电感本身是无损的(非饱和电感),而其电感储能又是经过无损吸收的方式处理的,即构成无源无损缓冲吸收电路,实际上这也是无源软开关电路。
    ●缓冲电感的存在延迟和削弱的开通冲击电流,实现了一定程度的软开通。
    ●无损吸收电路的存在延迟和降低了关断电压的dv/dt,实现了一定程度的软关断。
    ●实现无源软开关的条件与无损吸收大致相同。并不是所有拓扑都能够搭建出一个无源软开关电路。因此除了经典的电路外,很多无源软开关电路都是被专利的热门。
    ●无源无损软开关电路效率明显高于其他缓冲吸收方式,与有源软开关电路效率相差无几。因此只要能够实现无源软开关的电路,可不必采用有源软开关。

    滤波缓冲

    ●电路中的电解电容一般具有较大的ESR(典型值是百毫欧姆数量级),这引起两方面问题:一是滤波效果大打折扣;二是纹波电流在ESR上产生较大损耗,这不仅降低效率,而且由于电解电容发热直接导致的可靠性和寿命问题。
    ●一般方法是在电解电容上并联高频无损电容,而事实上,这一方法并不能使上述问题获得根本的改变,这是由于高频无损电容在开关电源常用频率范围内仍然存在较大的阻抗的缘故。
    ●提出的办法是:用电感将电解和CBB分开,CBB位于高频纹波电流侧,电解位于直流(工频)侧,各自承担对应的滤波任务。
    ●设计原则:Π形滤波网络的谐振频率Fn应该错开PWM频率Fp。可取Fp=(1.5~2)Fn 。
    ●这一设计思想可以延伸到直流母线滤波的双向缓冲,或者其他有较大滤波应力的电路结构。

    振铃

    振铃的危害:
    ●MEI测试在振铃频率容易超标。
    ●振铃将引起振铃回路的损耗,造成器件发热和降低效率。
    ●振铃电压幅度超过临界值将引起振铃电流,破环电路正常工况,效率大幅度降低。
    振铃的成因:
    ●振铃多半是由结电容和某个等效电感的谐振产生的。对于一个特定频率的振铃,总可以找到原因。电容和电感可以确定一个频率,而频率可以观察获得。电容多半是某个器件的结电容,电感则可能是漏感。
    ●振铃最容易在无损(无电阻的)回路发生。比如:副边二极管结电容与副边漏感的谐振、杂散电感与器件结电容的谐振、吸收回路电感与器件结电容的谐振等等。
    振铃的抑制:
    ●磁珠吸收,只要磁珠在振铃频率表现为电阻,即可大幅度吸收振铃能量,但是不恰当的磁珠也可能增加振铃。
    ●RC 吸收,其中C可与振铃(结)电容大致相当,R 按RC吸收原则选取。
    ●改变谐振频率,比如:只要将振铃频率降低到PWM频率相近,即可消除PWM上的振铃。
    ●特别地,输入输出滤波回路设计不当也可能产生谐振,也需要调整谐振频率或者其他措施予以规避。

    吸收缓冲能量再利用:

    RCD吸收能量回收电路

    ●只要将吸收电路的正程和逆程回路分开,形成相对0 电位的正负电流通道,就能够获得正负电压输出。其设计要点为:
    ●RCD吸收电路参数应主要满足主电路吸收需要,不建议采用增加吸收功率的方式增加直流输出功率。?输出电流由L1、R1控制。逆程回路的阻抗同样应满足吸收回路逆程时间的需要,调整L1、R1的大小可控制输出功率大小,当R1减少到0 时,该电路达到最大可能输出电流和最大输出功率。
    ●输出电压基本上可由齐纳门槛电压任意设定,需注意齐纳二极管的功率匹配。

    RCD钳位能量回收电路
    ●下图为12V1KW副边全波整流原3.5WRC 吸收能量用RCD钳位吸收回收为3W24V风扇电源的电路。?RCD钳位吸收回收电路输出电压与钳位电压有关,可控制范围有限。?如果回收电源负载不能确定,需要确保在任意负载状态下吸收状态不变,不影响主电路。?注意回收电路的接地,避免成为共模干扰源。?调整R1,严格控制吸收程度,确保钳位工况。

    展开全文
  • MOS管

    千次阅读 2020-10-21 16:47:51
    MOS管参数 1、最大额定参数 VDSS 最大漏-源电压 在栅源短接,漏-源额定电压(VDSS)是指漏-源未发生雪崩击穿前所能施加的最大电压。根据温度的不同,实际雪崩击穿电压可能低于额定VDSS。 VGS 最大栅源电压 VGS额定...

    MOS管参数

    1、最大额定参数

    在这里插入图片描述
    VDSS 最大漏-源电压
    在栅源短接,漏-源额定电压(VDSS)是指漏-源未发生雪崩击穿前所能施加的最大电压。根据温度的不同,实际雪崩击穿电压可能低于额定VDSS。

    VGS 最大栅源电压
    VGS额定电压是栅源两极间可以施加的最大电压。设定该额定电压的主要目的是防止电压过高导致的栅氧化层损伤。实际栅氧化层可承受的电压远高于额定电压,但是会随制造工艺的不同而改变,因此保持VGS在额定电压以内可以保证应用的可靠性。

    ID - 连续漏电流
    ID定义为芯片在最大额定结温TJ(max)下,管表面温度在25℃或者更高温度下,可允许的最大连续直流电流。

    2、静态参数

    在这里插入图片描述
    V(BR)DSS:漏-源击穿电压(破坏电压)
    V(BR)DSS(有时候叫做BVDSS)是指在特定的温度和栅源短接情况下,流过漏极电流达到一个特定值时的漏源电压。这种情况下的漏源电压为雪崩击穿电压。
    V(BR)DSS是正温度系 ,温度低时V(BR)DSS小于25℃时的漏源电压的最大额定值。在-50℃, V(BR)DSS大约是25℃时最大漏源额定电压的90%。

    VGS(th),VGS(off):阈值电压
    VGS(th)是指加的栅源电压能使漏极开始有电流,或关断MOSFET时电流消失时的电压,测试的条件(漏极电流,漏源电压,结温)也是有规格的。正常情况下,所有的MOS栅极器件的阈值电压都会有所不同。因此,VGS(th)的变化范围是规定好的。VGS(th)是负温度系
    ,当温度上升时,MOSFET将会在比较低的栅源电压下开启。

    RDS(on):导通电阻
    RDS(on)是指在特定的漏电流(通常为ID电流的一半)、栅源电压和25℃的情况下测得的漏
    -源电阻。

    IDSS:零栅压漏极电流
    IDSS是指在当栅源电压为零时,在特定的漏源电压下的漏源之间泄漏电流。既然泄漏电流随着温度的增加而增大,IDSS在室温和高温下都有规定。漏电流造成的功耗可以用IDSS乘以漏源之间的电压计算,通常这部分功耗可以忽略不计。

    IGSS ―栅源漏电流
    IGSS是指在特定的栅源电压情况下流过栅极的漏电流。

    3、动态参数

    在这里插入图片描述
    Ciss:输入电容
    将漏源短接,用交流信号测得的栅极和源极之间的电容就是输入电容。Ciss是由栅漏电容Cgd和栅源电容Cgs并联而成,或者Ciss = Cgs +Cgd。当输入电容充电致阈值电压时器件才能开启,放电致一定值时器件才可以关断。因此驱动电路和Ciss对器件的开启和关断延时有着直接的影响。

    Coss:输出电容
    将栅源短接,用交流信号测得的漏极和源极之间的电容就是输出电容。Coss是由漏源电容Cds和栅漏电容Cgd并联而成,或者Coss = Cds +Cgd对于软开关的应用,Coss非常重要,因为它可能引起电路的谐振
    Crss:反向传输电容在源极接地的情况下,测得的漏极和栅极之间的电容为反向传输电容。反向传输电容等同于栅漏电容。Cres =Cgd,反向传输电容也常叫做米勒电容,对于开关的上升和下降时间来说是其中一个重要的参数 ,他还影响这关断延时时间。电容随着漏源电压的增加而减小,尤其是输出电容和反向传输电容。
    在这里插入图片描述
    Qgs, Qgd, 和Qg:栅电荷
    在这里插入图片描述
    栅电荷值反应存储在端子间电容上的电荷,既然开关的瞬间,电容上的电荷随电压的变化而变化,所以设计栅驱动电路时经常要考虑栅电荷的影响。
    Qgs从0电荷开始到第一个拐点处,Qgd是从第一个拐点到第二个拐点之间部分(也叫做“米勒”电荷),Qg是从0点到vGS等于一个特定的驱动电压的部分。
    漏电流和漏源电压的变化对栅电荷值影响比较小,而且栅电荷不随温度的变化。测试条件是规定好的。栅电荷的曲线图体现在数据表中,包括固定漏电流和变化漏源电压情况下所对应的栅电荷变化曲线。在图中平台电压VGS(pl)随着电流的增大增加的比较小(随着电流的降低也会降低)。平台电压也正比于阈值电压,所以不同的阈值电压将会产生不同的平台电压。
    下面这个图更加详细,应用一下:
    在这里插入图片描述
    在这里插入图片描述

    MOS管损耗

    MOS管损耗分为静态直流损耗和动态交流损耗

    1、静态损耗

    静态损耗包括导通损耗和截止损耗
    导通损耗Pon
    指在 MOSFET 完全开启后负载电流(即漏源电流) IDS(on)(t) 在导通电阻 RDS(on) 上产生之压降造成的损耗。
    截止损耗Poff
    指在 MOSFET 完全截止后在漏源电压 VDS(off) 应力下产生的漏电流 IDSS 造成的损耗。

    2、动态损耗

    开关损耗(Switching-Loss)包括开通损耗(Turn-on Loss)和关断损耗(Turn-of Loss)
    开通损耗
    指在 MOSFET 开启过程中逐渐下降的漏源电压 VDS(off_on)(t) 与逐渐上升的负载电流(即漏源电流) IDS(off_on)(t) 交叉重叠部分造成的损耗。
    在这里插入图片描述
    图 (A) 那种假设认为 VDS(off_on)(t) 的开始下降与 ID(off_on)(t) 的逐渐上升同时发生;图 (B) 那种假设认为 VDS(off_on)(t) 的下降是从 ID(off_on)(t) 上升到最大值后才开始。图 © 是 FLYBACK 架构路中一 MOSFET 实际测试到的波形,其更接近于 (A) 类假设。(什么因素导致了AB两种情况的差异???
    (A) 类假设 Poff_on=1/6 × VDS(off_end) × Ip1 × tr × fs

    (B) 类假设 Poff_on=1/2 × VDS(off_end) × Ip1 × (td(on)+tr) × fs

    (B) 类假设可作为最恶劣模式的计算值。

    说明:(看不懂???)
    图 © 的实际测试到波形可以看到开启完成后的 IDS(on_beginning)>>Ip1 (电源使用中 Ip1 参数往往是激磁电流的 初始值)。叠加的电流波峰确切数值我们难以预计得到,其 跟电路架构和器件参数有关。例如 FLYBACK 中 实际电流应 是 Itotal=Idp1+Ia+Ib (Ia 为次级端整流二极管的反向恢 复电流感应回初极的电流值 – 即乘以匝比, Ib 为变压器 初级侧绕组层间寄生电容在 MOSFET 开关开通瞬间释放的 电流 ) 。这个难以预计的数值也是造成此部分计算误差的 主要原因之一。

    关断损耗
    关断损耗指在 MOSFET 关断过程中 逐渐上升的漏源电压 VDS(on_off) (t) 与逐渐 下降的漏源电流 IDS(on_off)(t) 的交叉重 叠部分造成的损耗。
    在这里插入图片描述
    关断损耗与导通损耗类似。

    3、其他损耗

    驱动损耗Pgs
    指栅极接受驱动电源进行驱动造成之损耗

    驱动损耗的计算
    确定驱动电源电压 Vgs 后,可通过如下公式计算:Pgs= Vgs × Qg × fs
    (Qg 为总驱动电量,可通过器件规格书查找得到。)

    Coss电容的泄放损耗Pds
    指MOS输出电容 Coss 截止期间储蓄的电场能于导同期间在漏源极上的泄放损耗。
    Coss电容的泄放损耗计算
    首先须计算或预计得到开启时刻前之 VDS ,再通过如下公式进行计算:
    Pds=1/2 × VDS(off_end)2 × Coss × fs
    (Coss 为 MOSFET 输出电容,一般可等于 Cds ,此值可通过器件规格书查找得到。)

    体内寄生二极管正向导通损耗Pd_f
    指MOS体内寄生二极管在承载正向电流时因正向压降造成的损耗。

    体内寄生二极管反向恢复损耗Pd_recover
    指MOS体内寄生二极管在承载正向电流后因反向压致使的反向恢复造成的损耗。

    MOS管驱动电路

    1.栅极驱动部分

    常用的mos管驱动电路结构如图所示,驱动信号经过图腾柱放大后,经过一个驱动电阻Rg给mos管驱动。其中Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗等。在现在很多的应用中,用于放大驱动信号的图腾柱本身也是封装在专门的驱动芯片中。本文要回答的问题就是对于一个确定的功率管,如何合理地设计其对应的驱动电路(如驱动电阻阻值的计算,驱动芯片的选型等等)。
    注1:图中的Rpd为mos管栅源极的下拉电阻,其作用是为了给mos管栅极积累的电荷提供泄放回路,一般取值在10k~几十k这一数量级。由于该电阻阻值较大,对于mos管的开关瞬态工作情况基本没有影响,因此在后文分析mos的开关瞬态时,均忽略Rpd的影响。
    注2:Cgd,Cgs,Cds为mos管的三个寄生电容,在考虑mos管开关瞬态时,这三个电容的影响至关重要。
    在这里插入图片描述
    驱动电阻的下限值
    驱动电阻下限值的计算原则为:驱动电阻必须在驱动回路中提供足够的阻尼,来阻尼mos开通瞬间驱动电流的震荡。
    当mos开通瞬间,Vcc通过驱动电阻给Cgs充电,如图2所示(忽略Rpd的影响)。根据图2,可以写出回路在s域内对应的方程:
    在这里插入图片描述
    根据式(1)可以求解出ig,并将其化为典型二阶系统的形式
    在这里插入图片描述
    根据式(2),可以求解出该二阶系统的阻尼比为:在这里插入图片描述
    为了保证驱动电流ig不发生震荡,该系统的阻尼比必须大于1,则根据(3)可以求解得到:
    在这里插入图片描述
    式(4)给出了驱动电阻Rg的下限值,式(4)中Cgs为mos管gs的寄生电容,其值可以在mos管对应的datasheet中查到。而Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗,驱动芯片引脚的感抗等,其精确的数值往往难以确定,但数量级一般在几十nH左右。因此在实际设计时,一般先根据式(4)计算出Rg下限值的一个大概范围,然后再通过实际实验,以驱动电流不发生震荡作为临界条件,得出Rg下限值。
    在这里插入图片描述
    驱动电阻的上限值
    驱动电阻上限值的计算原则为:防止mos管关断时产生很大的dV/dt使得mos管再次误开通。
    当mos管关断时,其DS之间的电压从0上升到Vds(off),因此有很大的dV/dt,根据公式:i=CdV/dt,该dV/dt会在Cgd上产生较大的电流igd,如图
    在这里插入图片描述
    mos关断时的对应电流
    该电流igd会流过驱动电阻Rg,在mos管GS之间又引入一个电压,当该电压高于mos管的门槛电压Vth时,mos管会误开通,为了防止mos管误开通,应当满足:
    在这里插入图片描述
    式(5)给出了驱动电阻Rg的上限值,式(5)中Cgd为mos管gd的寄生电容,Vth为mos管的门槛电压,均可以在对应的datasheet中查到,dV/dt则可以根据电路实际工作时mos的DS电压和mos管关断时DS电压上升时间(该时间一般在datasheet中也能查到)求得。
    从上面的分析可以看到,在mos管关断时,为了防止误开通,应当尽量减小关断时驱动回路的阻抗。基于这一思想,下面再给出两种很常用的改进型电路,可以有效地避免关断时mos的误开通问题。
    在这里插入图片描述
    上图给出的改进电路1是在驱动电阻上反并联了一个二极管,当mos关断时,关断电流就会流经二极管Doff,这样mos管gs的电压就为二极管的导通压降,一般为0.7V,远小于mos的门槛电压(一般为2.5V以上),有效地避免了mos的误开通。
    在这里插入图片描述

    上图给出的改进电路2是在驱动电路上加入了一个开通二极管Don和关断三级管Qoff。当mos关断时,Qoff打开,关断电流就会流经该三极管Qoff,这样mos管gs的电压就被钳位至地电平附近,从而有效地避免了mos的误开通。

    驱动电阻阻值的选择
    根据上述分析,就可以求得mos管驱动电阻的上限值和下限值,一般来说,mos管驱动电阻的取值范围在5~100欧姆之间,那么在这个范围内如何进一步优化阻值的选取呢?这就要从损耗方面来考虑,当驱动电阻阻值越大时,mos管开通关断时间越长(如图6所示),在开关时刻电压电流交叠时间久越大,造成的开关损耗就越大。所以在保证驱动电阻能提供足够的阻尼,防止驱动电流震荡的前提下,驱动电阻应该越小越好。
    在这里插入图片描述
    mos开关时间随驱动电阻的变化
    在这里插入图片描述
    比如通过式(4)和式(5)的计算得到驱动电阻的下限为5欧姆,上限为100欧姆。那么考虑一定的裕量,取驱动电阻为10欧姆时合适的,而将驱动电阻取得太大(比如50欧姆以上),从损耗的角度来讲,肯定是不合适的。

    驱动芯片的选型
    对于驱动芯片来说,选型主要考虑如下技术参数:驱动电流,功耗,传输延迟时间等,对隔离型驱动还要考虑原副边隔离电压,瞬态共模抑制等等(common mode transient immunity)

    2.外围保护电路

    在这里插入图片描述
    R7作用:防静电影响MOS,管子的DG,GS之间分别有结电容, DS之间电压会给电容充电,这样G极积累的静电电压就会抬高直到mos管导通,电压高时可能会损坏管子. 同时为结电容提供泄放通道,可以加快MOS开关速度。 阻值一般为几千左右。
    R6和D3作用:在MOS关断时,这个回路快速放掉栅极结电容的电荷,栅极电位快速下降,因此可以加快MOS开关速度。另外,高频时, MOSFET的输入阻抗将降低,而且在某个频率范围内将变成负阻,会发生振荡,这个电阻可以减少震荡。R6阻值一般较小,几欧到几十欧左右。
    C11,R8和d5作用:MOS有分布电感,关断时会有反峰电压。Rc部分用于吸收尖波,这个设计给这个反峰提供了释放回路。D5是为了防止高电压击穿mos。经实验,去掉该回路后波形有很大的震荡。

    3.部分常见波形

    工作在线性区,损耗巨大,原因可能是布线太长,电感太大
    在这里插入图片描述
    高频振铃严重
    在这里插入图片描述
    上升下降沿缓慢,可能因为驱动芯片驱动能力太差,或者是栅极驱动电阻太大
    在这里插入图片描述
    有振铃的方波,边沿陡峭,开关速度快,损耗小,可以略微增大栅极电阻
    在这里插入图片描述
    测量的是上管的驱动,由于自举电容较小,提供的电荷不足,无法保证GD间的电压
    在这里插入图片描述
    完美波形
    在这里插入图片描述

    展开全文
  • 借助这个题目简单介绍一下三极管和MOS管选型方法。  三极管是流控型器件,MOS管是压控型器件,两者存在相似之处,在选型时需要考虑耐压、电流等参数。  1.根据最大耐压选型  三极管的集电极C和发射极E之间所能...
  • 今天来说两个问题:1、MOS管导通电流能否反着流?D到S,S到D方向随意?2、MOS管体二极管能过多大的电流?为啥会有这两个问题?我们在最开始学习MOS管的时候,应该都是从NMOS开始...
  • 功率MOSFET选型建议

    千次阅读 2015-10-22 11:19:11
    功率MOSFET选型建议 表面上来看,MOSFET虽然是一个比较简单的功率器件,但其参数众多,并且各参数相互关联,因此在选择时需综合各方面的限制及要求进行优化选择。下面针对部分参数从应用的安全可靠性方面简单阐述...
  • MOS管被击穿的原因及解决方案(全) MOS管击穿原因详析及各类解决方案 MOS管静电击穿的原因和防护措施 MOS管驱动电阻怎么选择 MOSFET的雪崩能量与器件的热性能 MOSFET雪崩能量的应用考虑 MOSFET与IGBT的区别 功率...
  • 基于MOS的防反接电路

    千次阅读 2019-12-04 22:16:59
    防反接的形式有直接在正极串联二极管(如图1),或使用整流桥的方式(如图2),但这两种方式均存在:1、存在二极管的压降;2、过大电流时,二极管消耗的功率大,发热严重。这两个问题。 图 1 二极管防反接电路 ...
  • 一文搞懂三级和场效应驱动电路设计及使用

    千次阅读 多人点赞 2020-07-05 11:34:45
    一文搞懂三级和场效应驱动电路设计及使用
  • 1、三级驱动电路设计及使用 三极管,全称应为半导体三极管,也称双极型晶体、晶体三极管,是一种控制电流的半导体器件。其作用是把微弱信号放大成幅度值较大的电信号,也用作无触点开关。 三极管是半导体基本...
  • 主题:MOSFET选型难吗?注意这十点一切不再难选! 俗话说“人无远虑必有近忧”,对于电子设计工程师,在项目开始之前,元器件选型之初,就要做好充分考虑,选择最适合自己需要的器件,才能保证项目的成功。本文主题...
  • 俗话说“人无远虑必有近忧”,对于电子设计工程师,在项目开始之前,元器件选型之初,就要做好充分考虑,选择最适合自己需要的器件,才能保证项目的成功。 今天分享本文原主题:MOSFET选型难吗?...1、功率MOS
  • (核心)功率MOS管的五种损坏模式详解.pdf (核心)如何导通MOSFET.pdf IRF3205S中文资料.doc IR系列MOS驱动ic中文应用手册.pdf MOSEFT分析_理解功率MOSFET的开关损耗.pdf MOSFET Mosfet 和 三极管:在ON 状态区别.pdf ...
  • 对于MOS管,很多人的印象是模电课本中学到的小信号分析模型,以及各类放大电路。而在实际项目中,MOS管常出现在全桥驱动、全桥逆变、Buck/Boost电路等电路里。  除了上述的应用中,MOS管还有哪些功能呢?达尔闻...
  • 驱动篇 -- PMOS应用

    万次阅读 2020-02-03 13:11:38
    驱动篇 – PMOS应用 感谢阅读本文,在接下来很长的一段时间里,我将陆续分享项目实战经验。从电源、单片机、晶体、驱动电路、显示电路、有线通讯、无线通信、传感器、原理图设计、PCB设计、软件设计、上位机等...
  • 驱动篇 -PMOS应用

    2020-12-22 06:04:54
    驱动篇 - PMOS应用一、原理介绍如上图,PMOS是压控型器件,|Vgs|电压大于|Vth|电压时,内部沟道在场强的作用下导通,|Vgs|电压小于|Vth|电压时,内部沟道截止;|Vgs|电压越高,内部场强越大,导通程度越高,导通...
  • PMOS的简单应用

    2021-07-23 13:34:01
    PMOS的简单应用应用原理介绍寄生参数选型应用防反接电路高端驱动 应用 相比于NMOS,PMOS应用较少,主要原因有导通电阻大于NMOS导通电阻,型号少,价格贵等,但在一些特殊的场合也有应用。 原理介绍 PMOS全称是P型...
  • 今天让我们一起来认识下有效导通关断NMOS的“窍门”。 NMOS的主回路电流方向为D极到S极,导通条件为VGS有一定的压差,即VG-VS>VTH;PMOS的主回路电流方向为S极到G极,导通条件为VSG有一定的压差,即VS...
  • 硬件工程师成长之路(5)

    千次阅读 2021-03-11 10:41:19
    在0~t1阶段,肖特基二极管D2尚未开启,所以Vgs等于0,在这段时间内,-48V电源通过R3、R5对C2充电,等C2的电压升高到D2的开启电压,MOS管的栅极电压开始升高,等栅源电压升高到MOS管的开启电压Vth时,MOS管导通,漏...
  • 硬件知识分享

    2020-10-27 22:16:19
    电阻2.1.1 电阻分类和功能2.1.2 电阻封装2.1.3 电阻命名2.2 电容2.2.1 电容分类2.2.2 电容的功能2.2.3 电容命名2.3 电感2.3.1 电感的分类和功能2.4 TVS2.5 MOS管2.6 晶体管2.7 各种物料的推荐厂商及国别3....
  • FPGA 的功耗概念与低功耗设计研究

    千次阅读 2018-12-25 10:00:14
    MOS 在关断的时候 ,沟道阻抗非常大 ,但是只要芯片供电就必然会存在从源极到漏极的泄漏电流 。随着半导体工艺更加先进 ,晶体尺寸不断减小 ,沟道长度也逐渐减小 , 使得沟道阻抗变小 ,从而泄漏电流变得越来越大 ,...
  • 硬件笔试面试题

    万次阅读 多人点赞 2018-10-08 22:20:00
    在 N 栅极加 VDD,在漏极加VDD,那么源级的输出电压范围为 0到VDD-Vth ,因为 N 的导通条件是 Vgs>Vth,当输出到达 VDD-Vth 时管子已经关断了。所以当栅压为 VDD时,源级的最高输出电压只能为 VDD-Vth。这叫阈值...
  • MOSFET、IGBT的结构与工作原理详解

    万次阅读 多人点赞 2019-04-02 14:55:11
     MOS管符号箭头指向问题? - 呆涛的回答 - 知乎 https://www.zhihu.com/question/27955221/answer/38939126 衬底中的负电荷虽然很想投入栅极的怀抱,但是栅极之下是一层由二氧化硅(SiO2)形成的绝缘层,所以电子...
  • 自举电路分析

    2021-10-24 14:48:45
    有一个12V的电路,电路中有一个场效应需要15V的驱动电压,这个电压怎么弄出来?就是用自举。通常用一个电容和一个二极管,电容存储电荷,二极管防止电流倒灌,频率较高的时候,自举电路的电压就是电路输入的电压...
  • 10、开关MOS管选型需要注意哪些参数? 最小开启电压Vgs(th)、最大栅源电压Vgs(max)、最大漏源电压Vds、最大漏源电流Id、导通电阻Rds(on)、耗散功率、封装。 11、直流电源的输出滤波电容,应如何根据实际...
  • 嵌入式系统设计师考试完美笔记

    万次阅读 多人点赞 2014-03-14 22:16:23
    (1)数字集成电路可以分为两大类:双极型集成电路(TTL)、金属氧化物半导体(MOS)。 (2)CMOS电路由于其静态功耗极低,工作速度较高,抗干扰能力较强,被广泛使用。 (3)解决TTL与CMOS电路接口困难的...
  • A: AAC automatic amplitude control 自动幅度控制 AB AB制立体声录音法 Abeyance 暂停,潜态 A-B repeat A-B重复 ABTD automatic bulk tape degau...

空空如也

空空如也

1 2
收藏数 33
精华内容 13
关键字:

mos管选型vth

友情链接: Sockets-notes.pdf.zip