精华内容
下载资源
问答
  • jk触发器改为四进制_四位二进制计数器这样接成十进制计数器
    千次阅读
    2020-10-24 08:17:42

    十进制计数器与4位二进制计数器有些相似,但4位二进制计数器需要计数到1111然后 才能返回到0000,而十进制计数器要求计数到1001 (相当于9)就返回0000。8421BCD码 十进制计数器是一种最常用的十进制计数器。

    8421BCD码十进制计数器如图所示

    e377a42e403eb17ed44c541d012ce714.png

    该计数器是一个8421BCD码异步十进制加法计数器,由4个JK触发器和一个与非门构成,与非门的输出端接到触发器F1、F2的SD非端(置"1”端),输入端则接到时钟信号输入 端(CP端)和触发器F0、F3的输出端(即Q0端和Q3端)。

    计数器的工作过程分为如下两步

    第一步:计数器复位清零。

    在工作前应先对计数器进行复位清零。在复位控制端送一个 负脉冲到各触发器Rd端,触发器状态都变为“0”,即Q3Q2Q1Qo=OOOO。

    bc297de5b0688444c6359815754c791e.png

    第二步:计数器开始计数。

    当第1个计数脉冲(时钟脉冲)下降沿送到触发器F0的CP端时,触发器F0翻转,Q0由"0”变为“1”,触发器Fl、F2、F3状态不变,Q3、Q2、Q1均为"0”,与非门的输出端为 “1”(Q3非*Q0非.CP非 = l),即触发器Fl、F2置位端SD非为“1”,不影响Fl、F2的状态,计数器输 出为 Q3Q2QiQo=00010当第2个计数脉冲下降沿送到触发器F0的CP端时,触发器F0翻转,Qo由“ 1 ”变为“0", Qo的变化相当于一个脉冲的下降沿送到触发器F1的CP端,F1翻转,Q1由“0”变为“1”, 与非门输出端仍为"1”,计数器输出为Q3Q2QiQo=0010。

    71f07fcc18ac01ddf78e092347b05e81.png

    同样道理,当依次输入第3~9个计数脉冲时,计数器则依次输出0011、0100、0101、 0110、 0111、 1000、 1001。当第10个计数脉冲上升沿送到触发器F0的CP端时,CP端由“0”变为"1",相当于 CP=1,此时Qo=l、Q3=l,与非门3个输入端都为“1”,马上输出“0”,分别送到触发器F1、 F2的置“1”端,F1、F2的状态均由“0”变为“1",即。=1、Q2=l,计数器的输出为 Q3Q2Q1Q0=1111。

    当第10个计数脉冲下降沿送到触发器F0的CP端时,F0翻转,Q0由“1”变“0”,它送 到触发器F1的CP端,F1翻转,Q1由“1”变为“0”,Q1的变化送到触发器F2的CP端,F2 翻转,Q2由“1”变为“0”,Q2的变化送到触发器F3的CP端,F3翻转,Q3由“1”变为“0”, 计数器输出为Q3Q2Q1Qo=OOOO.

    02f413726cccd32ef99c360a7c170c58.png

    第11个计数脉冲下降沿到来时,计数器又重复上述过程进行计数。

    从上述过程可以看出,当输入19计数脉冲时,计数器依次输出0000-1001,当输入 第10个计数脉冲时,计数器输出变为0000,然后重新开始计数,它跳过了 4位二进制数计 数时出现的 1010、1011、1100、1101、1110、1111 6 个数。

    举报/反馈

    更多相关内容
  • 十进制计数器设计报告 目录 六十进制计数器设计报告 1 一、 题目剖析 2 二、 设计思路 2 三、 设计过程 2 1 、 真值表 2 2 、 源代码分析 2 3 、 仿真分析 5 功能仿真 5 4 、 注意事项 6 四、 总结 6
  • 7493二-十进制计数器
  • 一位带进位的十进制计数器,包括计数器模块,LED驱动模块和按键消抖模块,进行了计数器封装,功能仿真,管脚约束,FPGA下载文件测试。
  • 利用quartus18.0软件编译仿真的十进制计数器,含测试文件,供学习电子设计自动化(eda)的新人参考
  • 使用两片74LS161和门电路设计一个六十进制计数器。 (1) 画出连线图,输出用七段数码管7SEG-BCD显示出来。 (2)74LS161的CP脉冲由信号源中的DCLOCK提供,要求七段数码管的显示将从00→01→02→03→04→05→06→07...
  • Multisim仿真实例(电路仿真文件)
  • (1) 学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用合适的方法来编程实现规定特性的十进制同步减法...
  • 3位数十进制计数器,采用三个74LS161,有高中低三位,低位逢10向中位进1,中位逢10向高位进1,有一键清零功能,multisim10及以上版本软件可以打开。直接仿真
  • 设计一个 1 位十进制可逆计数、译码、显示电路。 1. 基本功能及指标要求 (1) 控制信号 upd==1 时计数器 0 -> 9 循环计数,upd==0 时,9 -> 0 循环计数; (2) 具有异步清零(clr)、同步置数(load)、同步使能(en)功能;...
  • 十进制计数器

    2015-10-30 21:49:45
    使用quartus ii 软件编写的十进制计数器,所用语言为Verilog
  • 利用Multisim的同步十进制计数器的仿真实验 8421BCD码同步十进制加法计数器 图1为由4个JK触发器组成的8421BCD码同步十进制加法计数器电路仿真开始首先用清0开关将计数器设置为0000状态然后在计数脉冲信号的作用下...
  • FPGA实验,十进制计数器的设置。通过按键输出信号,采集脉冲信号后计数,并通过七段数码管显示
  • 其次设计了十进制计数电路,并用MAX+PLUSⅡ软件对电路进行了仿真;最后将该电路图下载到实验箱验证了其功能的正确性。0引言MAX+PLUSⅡ开发系统是易学易用的完全集成化的设计开发环境。目前已发行10.0版本。该软件与...
  • Verilog HDL十进制计数器工程文件
  • 十进制计数器学习教案.pptx
  • 本文介绍用6 片CD4026 及0.8 英寸共阴极LED数码管等组成的计数器,此模块加上时间控制就很容易制作出如频率计、相位计等测试仪器。由于结构简单元件少,很容易制作。  一、主要元件  1. CD4026引脚  如图1 示...
  • 30进制计数器.zip

    2020-07-03 23:10:33
    这是我们这次的数电实验题目: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成三十进 制的计时电路。输入信号为数字脉冲信号。
  • 六位十进制计数器

    2013-09-02 19:57:33
    这是基于51单片机的,加入8255扩展芯片的六位十进制计数器。其中包含各个部分元器件的选用、原理及使用方法。还有汇编和C的编程代码。
  • MModelSim是工业界最优秀的语言仿真器,它提供最友好的调试环境,是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。用它设计一个十进制计数器
  • 可编程硬件描述语言VHDL Quartus 六十进制计数器设计报告.rar
  • 附件-十进制计数器

    2015-12-12 01:10:30
    附件,数字电子技术学习,利用Digital Works进行十进制计数器的实现
  • 基于VHDL和QuartusII的十进制可逆计数器
  • 实验2有时钟输入的两位十进制计数器原理图输入设计 一实验目的 1掌握带有时钟输入的数字电路原理图输入设计方法 2.进一步掌握时序波形的真 3.了解VHDL初步的基本知识 二 实验原理与步骤 1.实验步骤见第一章第一节...
  • 针对任意进制(N进制)计数器的设计目的,采用反馈复零法对基于同步十进制计数器74LS160进行设计,分别采用异步清零法实现了6进制计数器和同步置数法实现7进制计数器的设计,通过应用EWB软件对所设计的电路进行仿真...
  • Multisim仿真实例(电路仿真文件)
  • 十进制计数器VHDL

    2013-05-31 12:29:01
    通过VHDL,实现10位带使能计数器。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT(CLK_IN: IN STD_LOGIC; COUT228 : OUT STD_LOGIC); --计数进位输出 END ...
  • 进制计数器.zip

    2020-07-03 23:07:34
    这是我们数电实验题目: 使用74ls160和74ls161设计24进制计数器即: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成二十四 进制的计时电路。输入信号为数字脉冲信号。
  • 60进制计数器Multisim仿真实例,Multisim10以上版本可打开运行

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 34,582
精华内容 13,832
关键字:

十进制计数器

友情链接: BNO055.zip