精华内容
下载资源
问答
  • 四脚有源晶振电路图 1、外型 2、管脚 3、四脚有源晶振EMC设计标准电路 四脚有源晶振怎么使用 有源晶振一般都有个标志,附近的脚是1#脚。从顶部看是逆时针方向数脚的编号,2#脚接地,3#脚振荡输出,4#脚接...
  • 摘 要: 提出了一种采用晶振和比较器的结构实现实时时钟RTC的32. 768kHz集成晶体振荡电路的... 传统的RTC 电路是采用反相器对晶振产生的波形做整形,所用起振时间需要几个ms ,如果用过多的反相器会加大电路功耗。本
  • 晶体振荡器在电子设计中可以说是无处不在,并且在扮演着非常重要的角色,晶振电路板的角色好比心脏于人,其重要性不言而喻。但是不要小看这么简单的晶振,如果设计不好,可能会直接影响到产品稳定性。相信很多...
  • 晶振电路设计指南.pdf

    2019-10-18 14:36:49
    晶振电路设计指南,包括负载电容,负阻,驱动功率计算等,非常详细
  • PIC单片机晶振电路设计常见问题分析。
  • 该文将讨论晶振电路设计方案,并解释电路中的各个元器件的具体作用,并且在元器件数值的选择上提供指导。最后,就消除晶振不稳定和起振问题,最后文章还将给出了一些建议措施。  1 晶振的等效电气特性  (1) 概念...
  • 涉及常见单片机外围晶振电路设计及layout指导,晶振选型,晶振手册阅读指南,外围电容值计算等。
  • 单片机中的晶振电路

    2021-01-19 18:40:14
    无源晶振是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来,所以“无源晶振”这个说法并不准确;有源晶振有4只引脚,是一个完整的振荡器,其中除了石英晶体外,还有晶体管和阻容元件...
  • 在很多数字集成电路中都要用到实时时钟( RTC, Real Time Clock ) , 而确保RTC工作计时正确的关键部分就是32 .756k Hz 的晶体振荡器电路. 本文先容了集成32.768KHZ晶体振荡电路的设计方法及留意事项, 并用Matlab验证...
  • 晶振电路

    千次阅读 2019-09-30 14:33:09
    在电子学上,通常将含有晶体管元件的电路称作“有源电路”(如有源音箱、有源滤波器等),而仅由阻容元件组成的...无源晶振是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来,所以...

      在电子学上,通常将含有晶体管元件的电路称作“有源电路”(如有源音箱、有源滤波器等),而仅由阻容元件组成的电路称作“无源电路”。电脑中的晶体振荡器也分为无源晶振和有源晶振两种类型。无源晶振与有源晶振的英文名称不同,无源晶振为crystal(晶体),而有源晶振则叫做oscillator(振荡器)。无源晶振是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来,所以“无源晶振”这个说法并不准确;有源晶振有4只引脚,是一个完整的振荡器,其中除了石英晶体外,还有晶体管和阻容元件,因此体积较大。

    有源晶振

      有源晶振通常的用法:一脚悬空,二脚接地,三脚接输出,四脚接电压。

      有源晶振不需要DSP的内部振荡器,信号质量好,比较稳定,而且连接方式相对简单(主要是做好电源滤波,通常使用一个电容和电感构成的PI型滤波网络,输出 端用一个小阻值的电阻过滤信号即可),不需要复杂的配置电路。相对于无源晶体,有源晶振的缺陷是其信号电平是固定的,需要选择好合适输出电平,灵活性较 差,而且价格高。

      有源晶振是右石英晶体组成的,石英晶片之所以能当为振荡器使用,是基于它的压电效应:在晶片的两个极上加一电场,会使晶体产生机械变形;在石英晶片上加上 交 变电压,晶体就会产生机械振动,同时机械变形振动又会产生交变电场,虽然这种交变电场的电压极其微弱,但其振动频率是十分稳定的。当外加交变电压的频率与 晶片的固有频率(由晶片的尺寸和形状决定)相等时,机械振动的幅度将急剧增加,这种现象称为“压电谐振”。

      压电谐振状态的建立和维持都必须借助于振荡器电路才能实现。图3是一个串联型振荡器,晶体管T1和T2构成的两级放大器,石英晶体XT与电容C2构成LC 电 路。在这个电路中,石英晶体相当于一个电感,C2为可变电容器,调节其容量即可使电路进入谐振状态。该振荡器供电电压为5V,输出波形为方波。

    单片机的内部时钟与外部时钟

      单片机有内部时钟方式和外部时钟方式两种:(1)单片机的XTAL1和XTAL2内部有一片内振荡器结构,但仍需要在XTAL1和XTAL2两端连接一个晶振和两个电容才能组成时钟电路,这种使用晶振配合产生信号的方法是内部时钟方式;(2)单片机还可以工作在外部时钟方式下,外部时钟方式较为简单,可直接向单片机XTAL1引脚输入时钟信号方波,而XTAL2管脚悬空。 既然外部时钟方式相对内部较为方便,那为什么大多数单片机系统还是选择内部时钟方式呢?这是因为单片机的内部振荡器能与晶振、电容构成一个性能非常好的时钟信号源,而如果要产生这样的信号作为外部时钟信号输入到单片机中,则需要添加的器件远不止一个晶振和两个电容这么简单。时钟电路在单片机系统中很重要,它能控制着单片机工作的节奏,是必不可少的部分。

      晶振电路

      晶振是晶体振荡器的简称,在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络。电工学上这个网络有两个谐振点,以频率的高低分,其中较低的频率是串联谐振;较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近,在这个极窄的频率范围内,晶振等效为一个电感,所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路,由于晶振等效为电感的频率范围很窄,所以即使其他元件的参数变化很大,这个振荡器的频率也不会有很大的变化。

      晶振有一个重要的参数——负载电容值,选择与负载电容值相等的并联电容,就可以得到晶振标称的谐振频率。一般的晶振振荡电路都是在一个反相放大器(注意是放大器不是反相器)的两端接入晶振,再有两个电容分别接到晶振的两端,每个电容的另一端再接到地,这两个电容串联的容量值就应该等于负载电容。请注意一般IC的引脚都有等效输入电容,这个不能忽略。一般的晶振的负载电容为15pF或12.5pF,如果再考虑元件引脚的等效输入电容,则两个22pF的电容构成晶振的振荡电路就是比较好的选择。

    晶振是给单片机提供工作信号脉冲的 这个脉冲就是单片机的工作速度 比如 12M晶振 单片机工作速度就是每秒12M 当然 单片机的工作频率是有范围的不能太大 一般24M就不上去了 不然不稳定。

      晶振与单片机的脚XTAL0和脚XTAL1构成的振荡电路中会产生偕波(也就是不希望存在的其他频率的波) 这个波对电路的影响不大 但会降低电路的时钟振荡器的稳定性 为了电路的稳定性起见 ATMEL公司只是建议在晶振的两引脚处接入两个10pf-50pf的瓷片电容接地来削减偕波对电路的稳定性的影响 所以晶振所配的电容在10pf-50pf之间都可以的 没有什么计算公式。

      晶振电路中如何选择电容C1,C2?

      (1)因为每一种晶振都有各自的特性,所以最好按制造厂商所提供的数值选择外部元器件。

      (2)在许可范围内,C1,C2值越低越好。C值偏大虽有利于振荡器的稳定,但将会增加起振时间。

      (3)应使C2值大于C1值,这样可使上电时,加快晶振起振。

      在石英晶体谐振器和陶瓷谐振器的应用中,需要注意负载电容的选择。不同厂家生产的石英晶体谐振器和陶瓷谐振器的特性和品质都存在较大差异,在选用,要了解该型号振荡器的关键指标,如等效电阻,厂家建议负载电容,频率偏差等。在实际电路中,也可以通过示波器观察振荡波形来判断振荡器是否工作在最佳状态。示波器在观察振荡波形时,观察OSCO管脚(Oscillator output),应选择100MHz带宽以上的示波器探头,这种探头的输入阻抗高,容抗小,对振荡波形相对影响小。(由于探头上一般存在10~20pF的电容,所以观测时,适当减小在OSCO管脚的电容可以获得更接近实际的振荡波形)。工作良好的振荡波形应该是一个漂亮的正弦波,峰峰值应该大于电源电压的70%。若峰峰值小于70%,可适当减小OSCI及OSCO管脚上的外接负载电容。反之,若峰峰值接近电源电压且振荡波形发生畸变,则可适当增加负载电容。

      用示波器检测OSCI(Oscillator input)管脚,如何解决容易导致振荡器停振的问题?

      部分的探头阻抗小不可以直接测试,可以用串电容的方法来进行测试。如常用的4MHz石英晶体谐振器,通常厂家建议的外接负载电容为10~30pF左右。若取中心值15pF,则C1,C2各取30pF可得到其串联等效电容值15pF。同时考虑到还另外存在的电路板分布电容,芯片管脚电容,晶体自身寄生电容等都会影响总电容值,故实际配置C1,C2时,可各取20~15pF左右。并且C1,C2使用瓷片电容为佳。

    晶振电路中为什么用22pf或30pf的电容而不用别的了。

    其实单片机和其他一些IC的振荡电路的真名叫“三点式电容振荡电路”,如下图

    Y1是晶体,相当于三点式里面的电感,C1和C2就是电容,5404非门和R1实现一个NPN的三极管,接下来分析一下这个电路。

    5404必需要一个电阻,不然它处于饱和截止区,而不是放大区,R1相当于三极管的偏置作用,让5404处于放大区域,那么5404就是一个反相器,这个就实现了NPN三极管的作用,NPN三极管在共发射极接法时也是一个反相器。

    大家知道一个正弦振荡电路要振荡的条件是,系统放大倍数大于1,这个容易实现,相位满足360度,与晶振振荡频率相同的很小的振荡就被放大了。接下来主要讲解这个相位问题:

    5404因为是反相器,也就是说实现了180°移相,那么就需要C1,C2和Y1实现180°移相就可以,恰好,当C1,C2,Y1形成谐振时,能够实现180移相,这个大家可以解方程等,把Y1当作一个电感来做。也可以用电容电感的特性,比如电容电压落后电流90°,电感电压超前电流90°来分析,都是可以的。当C1增大时,C2端的振幅增强,当C2降低时,振幅也增强。有些时候C1,C2不焊也能起振,这个不是说没有C1,C2,而是因为芯片引脚的分布电容引起的,因为本来这个C1,C2就不需要很大,所以这一点很重要。接下来分析这两个电容对振荡稳定性的影响。

    因为5404的电压反馈是靠C2的,假设C2过大,反馈电压过低,这个也是不稳定,假设C2过小,反馈电压过高,储存能量过少,容易受外界干扰,也会辐射影响外界。C1的作用对C2恰好相反。因为我们布板的时候,假设双面板,比较厚的,那么分布电容的影响不是很大,假设在高密度多层板时,就需要考虑分布电容。

    有些用于工控的项目,建议不要用无源晶振的方法来起振,而是直接接有源晶振。也是主要由于无源晶振需要起振的原因,而工控项目要求稳定性要好,所以会直接用有源晶振。在有频率越高的频率的晶振,稳定度不高,所以在速度要求不高的情况下会使用频率较低的晶振。

    如何判断电路中晶振是否被过分驱动?

      电阻RS常用来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀,这将引起频率的上升。可用一台示波器检测OSC输出脚,如果检测一非常清晰的正弦波,且正弦波的上限值和下限值都符合时钟输入需要,则晶振未被过分驱动;相反,如果正弦波形的波峰,波谷两端被削平,而使波形成为方形,则晶振被过分驱动。这时就需要用电阻RS来防止晶振被过分驱动。判断电阻RS值大小的最简单的方法就是串联一个5k或10k的微调电阻,从0开始慢慢调高,一直到正弦波不再被削平为止。通过此办法就可以找到最接近的电阻RS值。

    转载于:https://www.cnblogs.com/vvsblog/p/11388220.html

    展开全文
  • 无源晶振是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来,所以“无源晶振”这个说法并不准确;有源晶振有4只引脚,是一个完整的振荡器,其中除了石英晶体外,还有晶体管和阻容元件...
  • multisim11晶振电路

    2021-10-15 09:50:35
    晶振电路
  • 单片机晶振电路的作用 晶振用一种能把电能和机械能相互转化的晶体在共振的状态下工作,以提供稳定,精确的单频振荡。在通常工作条件下,普通的晶振频率绝对精度可达百万分之五十。高级的精度更高。有些晶振还可以由...
  • 本文主要讲了单片机晶振电路为什么用22pf或30pf的电容,希望对你的学习有所帮助。
  • 今天看一下皮尔斯晶振电路,就长下面这个样子。 来看一下电路参数作用及如何计算,帮助更好地设计MCU的晶振电路。 RFR_FRF​:晶振内部反馈电阻,它的作用是使反向器作为放大器工作,并接在Vin和Vout上,使放大器...

    大家好,我是记得诚。

    今天看一下皮尔斯晶振电路,就长下面这个样子。

    在这里插入图片描述

    皮尔斯晶振电路

    来看一下电路参数作用及如何计算,帮助更好地设计MCU的晶振电路。

    • R F R_F R
    展开全文
  • 该文将讨论晶振电路设计方案,并解释电路中的各个元器件的具体作用,并且在元器件数值的选择上提供指导。,就消除晶振不稳定和起振问题,文章还将给出了一些建议措施。  1 晶振的等效电气特性  (1) 概念  [1...
  • 该文将讨论晶振电路设计方案,并解释电路中的各个元器件的具体作用,并且在元器件数值的选择上提供指导。,就消除晶振不稳定和起振问题,文章还将给出了一些建议措施。  1 晶振的等效电气特性  (1) 概念  [1] ...
  • pspice仿真晶振电路

    2012-12-26 20:54:22
    pspice仿真晶振 coms反相器与晶振组成振荡器 用pspice仿真
  • 解析PIC 单片机晶振电路设计doc,
  • 该文将讨论晶振电路设计方案,并解释电路中的各个元器件的具体作用,并且在元器件数值的选择上提供指导。 ,就消除晶振不稳定和起振问题, 文章还将给出了一些建议措施。 1 晶振的等效电气特性 (1) 概念 [1...
  • 硬件设计之晶振电路为什么要用晶振?晶振电路由何组成?晶振电路中其电容的作用 在日常的电路设计中,我们经常会用到晶振电路。所以我们就要首先先提一下什么是晶振,这样才能理解晶振电路。 为什么要用晶振? 晶振...

    在日常的电路设计中,我们经常会用到晶振电路。所以我们就要首先先提一下什么是晶振,这样才能理解晶振电路。

    为什么要用晶振?

    晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振,便于各部分保持同步,没有晶振,这些微处理芯片将无法工作。有些通讯系统的基频和射频使用不同的晶振,而通过电子调整频率的方法保持同步。晶振通常与锁相环电路配合使用,以提供系统所需的时钟频率。

    其主要运用于单片机、DSP、ARM、PowerPC、CPLD/FPGA等CPU,以及PCI接口电路、CAN接口电路等通讯接口电路。其他应用:时钟脉冲用石英晶体谐振器,与其它元件配合产生标准脉冲信号,广泛用于数字电路中;CTVVTR用石英晶体谐振器;钟表用石英晶体振荡器。

    晶振电路由何组成?

    一般的晶振振荡电路都是在一个反相放大器(注意是放大器不是反相器)的两端接入晶振,再有两个电容分别接到晶振的两端,每个电容的另一端再接到地,这两个电容串联的容量值就应该等于负载电容,请注意一般IC的引脚都有等效输入电容,这个不能忽略。一般的晶振的负载电容为15p或12.5p ,如果再考虑元件引脚的等效输入电容,则两个22p的电容构成晶振的振荡电路就是比较好的选择。

    晶体振荡器也分为有源晶振与无源晶振。无源晶振需要借助时钟电路才能产生振荡,其自身无法振荡起来。有源晶振是一个完整的谐振振荡器。
    有源晶振电路

    晶振电路中其电容的作用

    并联电阻串联电阻
    降低晶体的Q值,Q值降低后晶体起振比较容易降低晶体的激励功率,防止损坏。
    抑制EMI,EMI不过时,可减小阻值限制振荡幅度。
    提供直流工作点
    使门电路工作于线性
    展开全文
  • 无源晶振电路中不只是有一个晶振,为了满足谐振条件让晶振起振正常工作,通常还有两个电容,两个电容一般称为“匹配电容”或者“谐振电容”。一般外接的这两个电容是为了使晶振两端的等效电容等于或接近于负载电容 ...

    一、简介

    1.1 匹配电容

    无源晶振电路中不只是有一个晶振,为了满足谐振条件让晶振起振正常工作,通常还有两个电容,两个电容一般称为“匹配电容”或者“谐振电容”。一般外接的这两个电容是为了使晶振两端的等效电容等于或接近于负载电容 (晶振的负载电容是已知的,在出厂时已经定下来了,一般是几十pF)。

    要求高的场合还要考虑IC输入端的对地电容。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。

    电容值的大小影响谐振频率(也就是会发生频偏),一般情况下,增大电容会使震荡频率下降,减小电容会使震荡频率升高。

    1.2 负载电容

    晶振有一个重要的参数,即负载电容CL(Load capacitance),它是电路中跨接晶体两端的总的有效电容 (不是晶振外接的匹配电容),主要影响负载谐振频率和等效负载谐振电阻,与晶体一起决定振荡器电路的工作频率,通过调整负载电容,就可以将振荡器的工作频率微调到标称值。

    二、负载电容计算

    2.1 电容三点式电路

    一般单片机都会有这样的电路。晶振的两个引脚与芯片(如单片机)内部的反相放大器相连接,再结合外部的匹配电容CL1、CL2、R1、R2,组成一个皮尔斯振荡器(Pierce oscillator)。

    • U1: 增益很大的反相放大器。
    • X1: 晶体。相当于电容三点式电路里面的电感。
    • CL1、CL2: 匹配电容。是电容三点式电路的分压电容,接地点就是分压点。以接地点即分压点为参考点,输入和输出是反相的,但从并联谐振回路即石英晶体两端来看,形成一个正反馈以保证电路持续振荡,它们会稍微影响振荡频率,主要用与微调频率和波形,并影响幅度。
    • R1: 反馈电阻(一般≥1MΩ)它使反相器在振荡初始时处于线性工作区。
    • R2: 限流电阻,与匹配电容组成网络,提供180度相移,同时起到限制振荡幅度,防止反向器输出对晶振过驱动将其损坏。

    2.2 负载电容计算公式

    负载电容的公式如下所示:
    C L = C L 1 × C L 2 C L 1 + C L 2 + C i c + △ C C_L = \frac{C_{L1}×C_{L2}}{C_{L1}+C_{L2}} + C_{ic}+△C CL=CL1+CL2CL1×CL2+Cic+C
    等于
    C L = C L 1 × C L 2 C L 1 + C L 2 + C s t r a y C_L = \frac{C_{L1}×C_{L2}}{C_{L1}+C_{L2}} + C_{stray} CL=CL1+CL2CL1×CL2+Cstray
    其中,

    • C i c C_{ic} Cic :为集成电路内部电容。
    • △ C △C C :为PCB走线电容 C P C B C_{PCB} CPCB
    • C s t r a y C_{stray} Cstray :为电路板杂散电容 C i c + △ C C_{ic}+△C Cic+C

    Cic + △C 一般为 3 - 5 pF

    三、匹配电容计算

    3.1 匹配电容计算公式

    为了保持晶体的负载平衡,在实际应用中,一般要求 C L 1 C_{L1} CL1= C L 2 C_{L2} CL2,所以进一步可以得到下式:
    C L 1 = C L 2 = 2 × ( C L − C i c − △ C ) C_{L1} = C_{L2} = 2 × (C_L - C_{ic} -△C) CL1=CL2=2×(CLCicC)
    Cic + △C 一般为 3 - 5 pF

    3.2 计算示例

    C L C_L CL负载电容(load capacitance),常用的标准值有12.5 pF,16 pF,20 pF,30pF,负载电容和谐振频率之间的关系不是线性的,负载电容变小时,频率偏差量变大;负载电容提高时,频率偏差减小。

    STM32F103系列芯片使用32.768kHz晶振典型应用,负载电容 C L C_L CL取6pF时,当 C s t r a y C_{stray} Cstray取2pF,则
    C L 1 = C L 2 = 2 × ( 6 − 2 ) p F = 8 p F C_{L1} = C_{L2} = 2 × (6 - 2) pF = 8pF CL1=CL2=2×(62)pF=8pF

    四、选取原则

    1. 选择NPO/COG高频材质的贴片陶瓷电容(外观看起来是白色的)。
    2. 尽量选择小封装的电容(封装小的器件寄生参数小)。
    3. 因为每一种晶振都有各自的特性,所以最好按制造厂商所提供的数值选择外部元器件。
    4. 在许可范围内,C1,C2值越低越好。C值偏大虽有利于振荡器的稳定,但将会增加起振时间。
    5. 最好C2值大于C1值,这样可使上电时,加快晶振起振。

    • 由 Leung 写于 2021 年 11 月 10 日

    • 参考:晶振负载电容外匹配电容计算与晶振振荡电路设计经验总结
        晶体(crystal、无源晶振)两端电容取值计算
        STM32 外部晶振电路设计和匹配
        晶振外匹配电容应该怎样选取

    展开全文
  • 晶振电路的设计许多人只知其然不知其所以然。本手册是ST官方出品的,旨在指导设计出可靠的晶体振荡电路。具有很高的参考价值。
  • 单片机的晶振电路中就是用22pf或30pf的电容就行,听人劝吃饱饭吧,照着焊电路一切ok,从没想过为什么,知其所以然而不知其为什么所以然,真是悲哀,近状态好像一直不太好,也难以说清楚为什么,前几天跟着老师去别的...
  • 本文讲解的是在晶振电路中如何选择电容C1C2
  • AVR单片机晶振电路设计
  • 晶振电路是单片机硬件设计中相当重要的一个电路,晶振之于单片机就像心脏之于人类,晶振电路能够产生中央处理器(CPU)执行指令所必须的时钟频率信号,CPU一切指令的执行都是建立在这个基础上的,时钟信号频率越高,...
  • 本文主要讲了一下关于单片机晶振电路原理及作用。

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 13,755
精华内容 5,502
关键字:

晶振电路