EDA
试题库建设
[70%
基础题，
20%
中档题，
10%
提高题(试题容量：
20
套试卷，其中每套试题填
空题
10
空(每空
2
分)
，选择题
10
题(每题
2
分)
)
，简答题
4
题(每题
5
分)
，
分析题
2
题(每题
10
分)
，设计题
2
题(每题
10
分)
。
]
基础题部分
填空题(
140
空)
1
．一般把
EDA
技术的发展分为(
CAD
)
、
(
CAE
)和(
EDA
)三个阶段。
2
．
EDA
设计流程包括
(设计准备)
、
(设计输入)
、
(设计处理)
和(器件编程)
四个步骤。
3
．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系
仿真
,
因此又称为
(功能仿真)
。
4
．
VHDL
的数据对象包括
(变量)
、
(常量)
和
(信号)
，它们是用来存放各种类型数
据的容器。
5
．图形文件设计结束后一定要通过(仿真)
，检查设计文件是否正确。
6
．以
EDA
方式设计实现的电路设计文件，最终可以编程下载到(
FPGA
)或者(
CPLD
)
芯片中，完成硬件设计和验证。
7
．
MAX+PLUS
的文本文件类型是(
.VHD
)
。
8
．在
PC
上利用
VHDL
进行项目设计，不允许在(根目录)下进行，必须在根目录为设计
建立一个工程目录。
9
．
VHDL
源程序的文件名应与(实体名)相同，否则无法通过编译。
10.
常用
EDA
的设计输入方式包括
(文本输入方式)
、
(图形输入方式)
、
(波形输入方式)
。
11.
在
VHDL
程序中，
(实体)和(结构体)是两个必须的基本部分。
12.
将硬件描述语言转化为硬件电路的重要工具软件称为
(
HDL
综合器)
。
13
、
VHDL
的数据对象分为(常量)
、
(变量)和(信号)
3
类。
14
、
VHDL
的
操作
符
包括
(算术
运算
符
)和
(符号运算符)
。
15
、常用硬件描述语言有(
Verilog HDL
)
、
(
AHDL
)以及(
VHDL
)
。
16
、
VHDL
基本语句有(顺序语句)
、
(并行语句)和属性自定义语句。
17
、
VHDL
同或逻辑操作符是
(
XNOR
)
。
18
、原理图文件类型后缀名是(
.GDF
)
，
Verilog HDL
语言文本文件类型的后缀名是(
.V
)
。
19
、十六进制数
16#E#E1
对应的十进制数值是(
224
)
。
20
、
一个完整的
VHDL
程序应包含三个基本部分，
即库文件说明、
(程序包应用说明)
和
(实
体和结构体说明)
。
21
、
VHDL
不等于关系运算符是
(
/=
)
。
22
、
STD_LOGIC_1164
程序包是
(
IEEE
)
库中最常用的程序包。
23
．文本输入是指采用(硬件描述语言)
进行电路设计的方式。
24
．当前最流行的并成为
IEEE
标准的硬件描述语言包括(
vhdl
)
和
(
verilog
)
。
25
．
采用
PLD
进行的数字系统设计，
是基于
(芯片)
的设计或称之为
(自底向上)
的设计。
26
．
硬件描述语言
HDL
给
PLD
和数字系统的设计带来了更新的设计方法和理念，
产生了目
前最常用的并称之为(自顶向下)的设计法。
27.EDA
工具大致可以分为(设计输入编辑器)
、
(仿真器)
、
(
hdl
综合器)
、
(适
配器)
以及
(下载器)
等
5
个模块。

.
专业
.
整理
.
EDA
技术题库
一
．
填空题
1. Verilog
的基本设计单元是
模块
。
它是由两部分组成
，
一部分
描述接口
；
另一部分描述
逻
辑功能
，
即定义输入是如何影响输出的
。
2.
用
assign
描述的语句
我们一般称之为
组合逻辑
，
并且它们是属于
并行语句
，
即于语句的
书写次序无关
。
而用
always
描述的语句
我们一般称之为
组合逻辑或时序逻辑
，
并且它们是
属于
串行语句
，
即于语句的书写有关
。
3
．
在
case
语句中至少要有一条
default
语句
。
4.
已知
x=4
’
b1001,y=4
’
0110,
则
x
的
4
位补码为
4
’
b1111
，
而
y
的
4
位的补码为
4
’
b0110
。
5.
两个进程之间是
并行语句
。
而在
Always
中的语句则是
顺序语句
。
6.
综合
是将高层次上描述的电子系统转换为低层次上描述的电子系统
，
以便于系统的具体
硬件实现
。
综合器
是能自动将高层次的表述
(
系统级
、
行为级
)
转化为低层次的表述
(
门
级
、
结构级
)
的计算机程序
7.
设计输入的方式有
原理图
、
硬件描述语言
、
状态图
以及
波形图
。
8.
按照仿真的电路描述级别的不同
，
HDL
仿真器可以完成
：
系统级仿真
，
行为级仿真
，
RTL
级仿真
，
门级
(
时序
)
仿真
。
按照仿真是否考虑硬件延时分类
，
可以分为
：
功能仿真
和
时
序仿真
。
仿真器可分为
基于元件
(
逻辑门
)
仿真器
和
基于
HDL
语言的仿真器
9.
IP
核
是知识产权核或知识产权模块
，
在
EDA
技术中具有十分重要的地位
。
半导体产业的
IP
定义为用于
ASIC
或
FPGA
中的预先设计好的电路功能模块
。
IP
分为软
IP
、
固
IP
和硬
IP
。
10.
可编程逻辑器件
PLD
是一种通过用户编程或配置实现所需逻辑功能的逻辑器件
，
也就是
说用户可以根据自己的需求
，
通过
EDA
开发技术对其硬件结构和工作方式进行重构
，
重新
设计其逻辑功能

EDA
技术与
VHDL
期末考试试卷
一、单项选择题：(
20
分)
1
．
IP
核在
EDA
技术和开发中具有十分重要的地位；提供用
VHDL
等硬件描述语
言描述的功能块，但不涉及实现该功能块的具体电路的
IP
核为
__________
。
D
A .
瘦
IP B.
固
IP C.
胖
IP D.
都不是
2
．
综合是
EDA
设计流程的关键步骤，在下面对综合的描述中，
_________
是错
误的。
D
A.
综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B.
综合就是将电路的高级语言转化成低级的，可与
FPGA / CPLD
的基本结构相
映射的网表文件；
C.
为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约
束；
D.
综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯
一的。
3
．
大规模可编程器件主要有
FPGA
、
CPLD
两类，
下列对
FPGA
结构与工作原理的
描述中，正确的是
__C__
。
A. FPGA
全称为复杂可编程逻辑器件；
B. FPGA
是基于乘积项结构的可编程逻辑器件；
C.
基于
SRAM
的
FPGA
器件，在每次上电后必须进行一次配置；
D.
在
Altera
公司生产的器件中，
MAX7000
系列属
FPGA
结构。
4
．
进程中的信号赋值语句，其信号更新是
___C____
。
A.
按顺序完成；
B.
比变量更快完成；
C.
在进程的最后完成；
D.
都不对。
5
．
VHDL
语言是一种结构化设计语言；一个设计实体(电路模块)
包括实体与结构体两部分，结构体描述
___________
。
B
A.
器件外部特性；
B.
器件的内部功能；
C.
器件的综合约束；
D.
器件外部特性与内部功能。
6
．
不完整的
IF
语句，其综合结果可实现
________
。
A
A.
时序逻辑电路
B.
组合逻辑电路
C.
双向电路
D.
三态控制电路
7
．
子系统设计优化，主要考虑提高资源利用率减少功耗(即面积优化)，以及
提高运行速度(即速度优化)；指出下列哪些方法是面积优化
_________
。
B
①流水线设计
②资源共享
③逻辑优化
④串行化
⑤寄存器配平
⑥关键路径法
A. ①③⑤ B. ②③④
C. ②⑤⑥ D. ①④⑥

EDA
试卷
一、单项选择题
1
、
2.
基于
EDA
软件的
FPGA/CPLD
设计流程为：原理图
/HDL
文本输入→
________
→综合→适配→
__________
→编程下载→硬件测试。
A.
功能仿真
B.
时序仿真
C.
逻辑综合
D.
配置
3. IP
核在
EDA
技术和开发中具有十分重要的地位；提供用
VHDL
等硬件描
述语言描述的功能块，但不涉及实现该功能块的具体电路的
IP
核为
__________
。
A.
软
IP
B.
固
IP
【
C.
硬
IP
D.
全对
4.
综合是
EDA
设计流程的关键步骤，在下面对综合的描述中，
_________
是错误的。
A.
综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
B.
综合就是将电路的高级语言转化成低级的，可与
FPGA / CPLD
的基本结
构相映射的网表文件。
C.
为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综
合约束。
D.
综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映
射过程，并且这种映射关系是唯一的(即综合结果是唯一的)
。
5.
大规模可编程器件主要有
FPGA
、
CPLD
两类，
其中
CPLD
通过
_______
实现
其逻辑功能。
A.
可编程乘积项逻辑
B.
查找表(
LUT
)
。
C.
输入缓冲
D.
输出缓冲
6.
VHDL
语言是一种结构化设计语言；一个设计实体(电路模块)包括实体
与结构体两部分，结构体描述
___________
。
A.
器件外部特性
B.
器件的内部功能
C.
器件外部特性与内部功能
D.
器件的综合约束
7.
电子系统设计优化，主要考虑提高资源利用率减少功耗(即面积优化)
，
以及提高运行速度(即速度优化)
；下列方法中
________
不属于面积优化。
A.
流水线设计
B.
资源共享
C.
逻辑优化
D.
串行化
8.
进程中的信号赋值语句，其信号更新是
_________
。
(
A.
立即完成
B.
在进程的最后完成