精华内容
下载资源
问答
  • 什么是漏极开路【转】
    2021-06-09 15:17:20

    当你学习电子基础课程的时候可能会遇到一个术语叫做“漏极开路”。在集成电路中,输出引脚为漏极开路是很常见的。一般芯片的数据手册将对输出管脚说明这一点,在如下功能电路图中,其中输出管脚就采用漏级开路输出模式。

      

      漏极开路输出需要接一个上拉电阻(上图中的R),可以利用改变上拉电源的电压,改变输出电平。上拉电阻是接在输出引脚和输出电压(上图中的Vcc)之间,可以获得高电平输出。当内部N沟道场效应管关闭的时候,上拉电阻R会把输出拉到高电平,此时场效应管的漏电流将非常的小。当内部N沟道场效应管导通的时候,它会把输出引脚拉到接近GND,此时的电流是根据欧姆定律计算的(I=Vcc/R)。

      根据数据手册参数,R的值要大到足够限制电流小到不会伤害到N沟道场效应管。但不能太大,要比高阻抗状态小数量级以上的。同样的,Vcc也要在数据手册规定的范围内。

      集电极或者漏极开路输出引脚是由一个晶体管控制的,当晶体管关闭时,输出引脚为悬空状态(开路或者高阻态)。一个常见的列子就是当N沟道晶体管导通时,输出信号接地,但关断时,输出信号接高电平。

      漏级开路时场效应晶体管的漏级与输出端相连接。集电极开路则是指双极型晶体管的集电极与输出端相连接。当晶体管关闭时,输出信号被上拉电阻拉高或者拉低。上拉电阻提供了一个未知的悬空状态。

    更多相关内容
  • 本文详细介绍了集电极开路(OC)/漏极开路(OD)输出的结构,配有原理图,简单易懂。
  • CoolRunner-II器件的每个输出信号可以被设置成高阻态,以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的,可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。... (2)VHDL语言 ...
  • 本文介绍了集电极开路漏极开路和推挽输出等输出方式的原理及实际应用注意事项。
  • 本文主要就电路中漏极开路上拉电阻取值问题进行了探讨。
  • 集电极开路输出和漏极开路输出

    千次阅读 2019-09-26 23:57:05
    漏极开路电路概念中提到的“”是指 MOSFET的漏极。同理,集电极开路电路中的“集”就是指三极管的集电极。在数字电路中,分别简称OD门和OC门。  集电极开路电路是灌电流输出器件。在关断状态时,集电极开路...

     一、集电极开路输出

      1、集电极开路输出原理

      在电路中常会遇到漏极开路(Open Drain)和集电极开路(Open Collector)两种情形。漏极开路电路概念中提到的“漏”是指 MOSFET的漏极。同理,集电极开路电路中的“集”就是指三极管的集电极。在数字电路中,分别简称OD门和OC门。

      集电极开路电路是灌电流输出器件。在关断状态时,集电极开路输出连到地;在导通状态时,集电极开路输出悬空。因此,集电极开路输出需要一个源电流输入接口。下面表格中给出了一个简单的集电极开路输出电路的原理图。

      集电极开路输出和漏极开路输出

      典型的集电极开路电路如下图所示。电路中右侧的三极管集电极什么都不接,所以叫做集电极开路,左侧的三极管用于反相作用,即左侧输入“0”时左侧三极管截止,VCC通过电阻加到右侧三极管基极,右侧三极管导通,右侧输出端连接到地,输出“0”。

      集电极开路输出和漏极开路输出

      从图中电路可以看出集电极开路是无法输出高电平的,如果要想输出高电平可以在输出端加上上拉电阻。因此集电极开路输出可以用做电平转换,通过上拉电阻上拉至不同的电压,来实现不同的电平转换。

      用做驱动器。由于OC门电路的输出管的集电极悬空,使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平,此外为了加大输出引脚的驱动能力,上拉电阻阻值的选择原则,从降低功耗及芯片的灌电流能力考虑应当足够大;从确保足够的驱动电流考虑应当足够小。

      将OC门输出连在一起时,再通过一个电阻接外电源,可以实现“线与”逻辑关系。只要电阻的阻值和外电源电压的数值选择得当,就能做到既保证输出的高、低电平符合要求,而且输出三极管的负载电流又不至于过大。

      集电极开路输出除了可以实现多门的线与逻辑关系外,通过使用大功率的三极管还可用于直接驱动较大电流的负载,如继电器、脉冲变压器、指示灯等。

      2、集电极开路输出的应用

      应用一:

      实现与或非逻辑,用做电平转换,用做驱动器。由于OC门电路的输出管的集电极悬空,使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平,此外为了加大输出引脚的驱动能力,上拉电阻阻值的选择原则,从降低功耗及芯片的灌电流能力考虑应当足够大;从确保足够的驱动电流考虑应当足够小。

      应用二:

      线与逻辑,即两个输出端(包括两个以上)直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用,而一般TTL门输出端并不能直接并接使用,否则这些门的输出管之间由于低阻抗形成很大的短路电流(灌电流),而烧坏器件。在硬件上,可用OC门或三态门(ST门)来实现。 用OC门实现线与,应同时在输出端口应加一个上拉电阻。

      应用三:

      三态门(TS门)主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占用数据总线,这些门的使能信号(EN)中只允许有一个为有效电平(如高电平),由于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,所以开关速度比OC门快,常用三态门作为输出缓冲器。

      二、漏极开路输出

      1、漏极开路输出原理

      和集电极开路一样,顾名思义,开漏电路就是指从MOSFET的漏极输出的电路。典型的用法是在漏极外部的电路添加上拉电阻到电源如图所示。完整的开漏电路应由开漏器件和开漏上拉电阻组成。这里的上拉电阻R的阻值决定了逻辑电平转换的上升/下降沿的速度。阻值越大,速度越低,功耗越小。因此在选择上拉电阻时要兼顾功耗和速度。标准的开漏脚一般只有输出的能力。添加其它的判断电路,才能具备双向输入、输出的能力。

      集电极开路输出和漏极开路输出

      很多单片机等器件的I/O就是漏极开路形式,或者可以配置成漏极开路输出形式,如51单片机的P0口就为漏极开路输出。在实际应用中可以将多个开漏输出的引脚连接到一条线上,这样就形成“线与逻辑”关系。注意这个公共点必须接一个上拉电阻。当这些引脚的任一路变为逻辑0后,开漏线上的逻辑就为0了。在I2C等接口总线中就用此法判断总线占用状态。

      同集电极开路一样,利用外部电路的驱动能力,减少IC内部的驱动。当IC内部MOSFET导通时,驱动电流是从外部的VCC流经上拉电阻,再经MOSFET到GND。IC内部仅需很下的栅极驱动电流,因此漏极开路也常用于驱动电路中。

      2、特点

      1)利用外部电路的驱动能力,减少ic内部的驱动。 或驱动比芯片电源电压高的负载。

      2)可以将多个开漏输出的pin,连接到一条线上。通过一只上拉电阻,在不增加任何器件的情况下,形成“与逻辑”关系。这也是i2c,smbus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时,下降沿是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度慢。如果要求速度高电阻选择要小,功耗会大。所以负载电阻的选择要兼顾功耗和速度。

      3)可以利用改变上拉电源的电压,改变传输电平。例如加上上拉电阻就可以提供ttl/cmos电平输出等。

      4)开漏pin不连接外部的上拉电阻,则只能输出低电平。一般来说,开漏是用来连接不同电平的器件,匹配电平用的。

      5)正常的cmos输出级是上、下两个管子,把上面的管子去掉就是open-drain了。这种输出的主要目的有两个:电平转换和线与。

      6)由于漏级开路,所以后级电路必须接一上拉电阻,上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。

      7)线与功能主要用于有多个电路对同一信号进行拉低操作的场合,如果本电路不想拉低,就输出高电平,因为open-drain上面的管子被拿掉,高电平是靠外接的上拉电阻实现的。(而正常的cmos输出级,如果出现一个输出为高另外一个为低时,等于电源短路。)

      8)open-drain提供了灵活的输出方式,但是也有其弱点,就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大;反之延时大功耗小。所以如果对延时有要求,则建议用下降沿输出。

      3、什么是线或逻辑与线与逻辑?

      在一个结点(线)上, 连接一个上拉电阻到电源 vcc 或 vdd 和 n 个 npn 或 nmos 晶体管的集电极 c 或漏极 d, 这些晶体管的发射极 e 或源极 s 都接到地线上, 只要有一个晶体管饱和, 这个结点(线)就被拉到地线电平上。

      因为这些晶体管的基极注入电流(npn)或栅极加上高电平(nmos), 晶体管就会饱和, 所以这些基极或栅极对这个结点(线)的关系是或非 nor 逻辑。 如果这个结点后面加一个反相器, 就是或 or 逻辑。

      注:个人理解:线与,接上拉电阻至电源。(~a)&(~b)=~(a+b),由公式较容易理解线与此概念的由来;

      如果用下拉电阻和 pnp 或 pmos 管就可以构成与非 nand 逻辑, 或用负逻辑关系转换与/或逻辑。

      注:线或,接下拉电阻至地。(~a)+(~b)=~(ab);

      这些晶体管常常是一些逻辑电路的集电极开路 oc 或源极开路 od 输出端。 这种逻辑通常称为线与/线或逻辑, 当你看到一些芯片的 oc 或 od 输出端连在一起, 而有一个上拉电阻时, 这就是线或/线与了, 但有时上拉电阻做在芯片的输入端内。

      顺便提示如果不是 oc 或 od 芯片的输出端是不可以连在一起的, 总线 bus 上的双向输出端连在一起是有管理的, 同时只能有一个作输出, 而其他是高阻态只能输入。

    转载于:https://www.cnblogs.com/isAndyWu/p/9797246.html

    展开全文
  • 对于图1,当左端的输入为“0”时,前面的三极管截止(即集电极C跟发射E之间相当于断开),所以5V电源通过1K电阻加到右边的三极管上,右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时,前面的三.....

    1、集电极开路(OC)输出:

      集电极开路输出的结构如图1所示,右边的那个三极管集电极什么都不接,所以叫做集电极开路(左边的三极管为反相之用,使输入为“0”时,输出也为“0”)。对于图1,当左端的输入为“0”时,前面的三极管截止(即集电极C跟发射极E之间相当于断开),所以5V电源通过1K电阻加到右边的三极管上,右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时,前面的三极管导通,而后面的三极管截止(相当于开关断开)。

      集电极开路漏极开路结构原理分析

     

      我们将图1简化成图2的样子。图2中的开关受软件控制,“1”时断开,“0”时闭合。很明显可以看出,当开关闭合时,输出直接接地,所以输出电平为0。而当开关断开时,则输出端悬空了,即高阻态。这时电平状态未知,如果后面一个电阻负载(即使很轻的负载)到地,那么输出端的电平就被这个负载拉到低电平了,所以这个电路是不能输出高电平的。

      再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合,则有电流从1K电阻及开关上流过,但由于开关闭和时电阻为0(方便我们的讨论,实际情况中开关电阻不为0,另外对于三极管还存在饱和压降),所以在开关上的电压为0,即输出电平为0。如果开关断开,则由于开关电阻为无穷大(同上,不考虑实际中的漏电流),所以流过的电流为0,因此在1K电阻上的压降也为0,所以输出端的电压就是5V了,这样就能输出高电平了。但是这个输出的内阻是比较大的(即1KΩ),如果接一个电阻为R的负载,通过分压计算,就可以算得最后的输出电压为5*R/(R+1000)伏,即5/(1+1000/R)伏。所以,如果要达到一定的电压的话,R就不能太小。如果R真的太小,而导致输出电压不够的话,那我们只有通过减小那个1K的上拉电阻来增加驱动能力。但是,上拉电阻又不能取得太小,因为当开关闭合时,将产生电流,由于开关能流过的电流是有限的,因此限制了上拉电阻的取值,另外还需要考虑到,当输出低电平时,负载可能还

      会给提供一部分电流从开关流过,因此要综合这些电流考虑来选择合适的上拉电阻。

      2、漏极开路输出

      漏极开路是驱动电路的输出三极管的集电极开路,可以通过外接的上拉电阻提高驱动能力。 这种输出用的是一个场效应三极管或金属氧化物管(MOS),这个管子的栅极和输出连接,源极接公共端,漏极悬空(开路)什么也没有接,因此使用时需要接一个适当阻值的电阻到电源,才能使这个管子正常工作,这个电阻就叫上拉电阻。

      集电极开路漏极开路结构原理分析

      漏极开路输出,一般情况下都需要外接上拉电阻,才能输出高电平,例如,在有些芯片的引脚就定义为漏极开路输出;还有一些带漏极开路输出的反向器等都需要外接上拉电阻才能正常工作。

      集电极开路漏极开路结构原理分析

      对于漏极开路(OD)输出,跟集电极开路输出是十分类似的。将上面集电极开路输出的结构中的三极管换成场效应管即可。这样集电极就变成了漏极,OC就变成了OD,原理分析是一样的。

    转载于:https://www.cnblogs.com/isAndyWu/p/9797243.html

    展开全文
  • 漏极开路VS推挽输出

    2020-08-03 18:49:08
    本文介绍了推挽输出和开输出各自的特点、使用方法、适用场合以及注意事项等内容。
  • 下面这种三极管有三个端口,分别是基极(Base)、集电极(Collector)和发射(Emitter)。下图是NPN型晶体管。 这种三极管是电流控制型元器件,注意关键词电流控制。意思就是说,只要基极B有输入(或输出)电流就...

    要理解推挽输出,首先要理解好三极管(晶体管)的原理。下面这种三极管有三个端口,分别是基极(Base)、集电极(Collector)和发射极(Emitter)。下图是NPN型晶体管。
    在这里插入图片描述
    这种三极管是电流控制型元器件,注意关键词电流控制。意思就是说,只要基极B有输入(或输出)电流就可以对这个晶体管进行控制了。

    下面请允许我换一下概念,把基极B视为控制端,集电极C视为输入端,发射极E视为输出端。这里输入输出是指电流流动的方向。
    在这里插入图片描述
    当控制端有电流输入的时候,就会有电流从输入端进入并从输出端流出。

    而PNP管正好相反,当有电流从控制端流出时,就会有电流从输入端流到输出端。
    在这里插入图片描述
    那么推挽电路:
    在这里插入图片描述
    上面的三极管是N型三极管,下面的三极管是P型三极管,请留意控制端、输入端和输出端。

    当Vin电压为V+时,上面的N型三极管控制端有电流输入,Q3导通,于是电流从上往下通过,提供电流给负载。
    在这里插入图片描述
    经过上面的N型三极管提供电流给负载(Rload),这就叫「推」。

    当Vin电压为V-时,下面的三极管有电流流出,Q4导通,有电流从上往下流过。
    在这里插入图片描述
    经过下面的P型三极管提供电流给负载(Rload),这就叫「挽」。

    以上,这就是推挽(push-pull)电路。

    那么什么是开集电极输出呢?有了前面的基础,这里就可以简单的介绍一下。

    在这里插入图片描述如图,开集的意思,就是集电极C一端什么都不接,直接作为输出端口。

    如果要用这种电路带一个负载,比如一个LED,必须接一个上拉电阻,就像这样。
    在这里插入图片描述
    当Vin没有电流,Q5断开时,LED亮。 当Vin流入电流,Q5导通时,LED灭。

    开漏电路,就是把上图中的三极管换成 场效应管(MOSFET)。

    N型场效应管各个端口的名称:
    在这里插入图片描述
    场效应管 是电压控制型元器件,只要对栅极施加电压,DS就会导通。结型场效应管有一个特性就是它的输入阻抗非常大,这意味着:没有电流从控制电路流出,也没有电流进入控制电路。没有电流流入或流出,就不会烧坏控制电路。而双极型晶体管不同,是电流控制性元器件,如果使用开集电路,可能会烧坏控制电路。这大概就是我们总是听到开漏电路而很少听到开集电路的原因吧?因为开集电路被淘汰了。

    在学习了这些概念后,我们再从应用的角度说一下吧,理解了这些应用背后原因,就肯定真正理解了这两者。

    推挽输出能够输出高或者低,而开漏输出只能输出低,或者关闭输出,因此开漏输出总是要配一个上拉电阻使用。
    开漏输出的上拉电阻不能太小,太小的话,当开漏输出的下管导通时,电源到地的电压在电阻上会造成很大的功耗,因此这个电阻阻值通常在10k以上,这样开漏输出在从输出低电平切换到高电平时,速度是很慢的。
    推挽输出任意时刻的输出要么是高,要么是低,所以不能将多个输出短接,而开漏输出可以将多个输出短接,共用一个上拉,此时这些开漏输出的驱动其实是与非的关系。
    推挽输出输出高时,其电压等于推挽电路的电源,通常为一个定值,而开漏输出的高取决于上拉电阻接的电压,不取决于前级电压,所以经常用来做电平转换,用低电压逻辑驱动高电压逻辑,比如3.3v带5v。

    展开全文
  • CoolRunner-II器件的每个输出信号可以被设置成高阻态,以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的,可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。... (2)VHDL语言 ...
  • 集电极开路_漏极开路_推挽_上拉电阻_弱上拉_三态门_准双向口 讲解得超经典,不懂的同学有福了。
  • 漏极开路电路概念中提到的“”是指 MOSFET的漏极。同理,集电极开路电路中的“集”就是指三极管的集电极。在数字电路中,分别简称OD门和OC门。 典型的集电极开路电路如图所示。电路中右侧的三极管集电极什么都不...
  • 漏极开路电路概念中提到的“”是指 MOSFET的漏极。同理,集电极开路电路中的“集”就是指三极管的集电极。在数字电路中,分别简称OD门和OC门。 典型的集电极开路电路如图所示。电路中右侧的三极管集电极什么都不...
  • 理解--漏极开路输出--推挽输出

    千次阅读 2018-05-27 17:08:32
    这个问题一直不是很清楚,所以查了下,知乎这个给出了图文并茂的解释,很清楚。 如何正确的理解漏极开路输出跟推挽输出? 这个里面很详细 集电极开路漏极开路推挽输出...
  • 因为之前数电模电没有学好,一直不理解推挽输出、漏极开路输出、集电极开路输出这三个概念到底是什么意思。今天终于静下心来好好学习了一遍,于是便写下本文详细解释一下这三个概念,希望能对你有所帮助,文中大部分...
  • 指CMOS门电路的输出只有NMOS管,并且它的极是开路的。 提示: 由于OD门不能输出高电平,只能输出低电平,所以在使用OD门时必须在漏极和电源VDD间接一个上拉电阻。 上拉电阻对OD门动态性能的影响: 当其他门...
  • 推挽输出与漏极开路输出

    千次阅读 2015-10-13 13:58:46
    输出能力看ic内部输出n管p管的面积。和开输出相比,push-pull的高低电平由ic的电源低定,不能简单的做逻辑操作等。 push-pull是现在cmos电路里面用得最多的输出级设计方式。 一.什么是oc、od 集电极开路门...
  • https://www.zhihu.com/question/28512432 转载于:https://www.cnblogs.com/duwenqidu/p/8462493.html
  • 本文档属于学习类文档,有需要的朋友可以自助下载。
  • 集电极开路漏极开路

    千次阅读 2014-06-13 22:33:51
     现在很多人在买传感器或者PLC等东西时,当设计到数字信号的输入时,别人都会问到传感器或者PLC接收的信号是不是需要集电极开路或者漏极开路,一开始一直搞不明白这是个什么意思,慢慢的查了资料后才知道其乃在意思...
  • (经典)集电极开路_漏极开路_推挽_上拉电阻_弱上拉_三态门_准双向口 全面的介绍很细致
  • I2C + 漏极开路与推挽输出

    千次阅读 2018-05-07 17:46:04
    漏极开路与推挽输出 题外话:才知道自己的数电和模电学的那么渣渣!!! 总结了一下网上的 漏极开路与推挽输出的特性,有需要的小伙伴一起了解下。 推挽输出: 我们先来理解下三极管的原理。pnp与npn,三极管有三...
  • 对于图 1,当左端的输入为“0”时,前面的三极管截止(即集电极c跟发射e之间相当于断开),所以5v电源通过1k电阻加到右边的三极管上,右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时,前面的...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 4,957
精华内容 1,982
关键字:

漏极开路

友情链接: cgorgs.rar