精华内容
下载资源
问答
  •   逻辑分析仪是专门针对数字信号的调试工具,可长时间采集,无波形死区,支持复杂触发定位以及全面的协议内容解析。   逻辑分析仪的作用是利用便于观察的形式显示出数字系统的运行情况,对数字系统进行分析和...

    一、介绍

      逻辑分析仪是专门针对数字信号的调试工具,可长时间采集,无波形死区,支持复杂触发定位以及全面的协议内容解析。

      逻辑分析仪的作用是利用便于观察的形式显示出数字系统的运行情况,对数字系统进行分析和故障判断。

      相对于示波器适合观察周期信号的电压变化及噪声,逻辑分析仪只采集高低电平,更擅长于分析数字通讯过程和复杂的协议解析。

      在树莓派基础实验35:USB TO TTL模块实验中学习了通过串口对树莓派进行控制台控制,让串口作为控制终端调试口即 serial console。

      在树莓派基础实验36:通用串口通信实验中学习了设置树莓派的串口为通用串口与PC电脑的串口调试工具进行通信。

      在树莓派基础实验37:pyserial模块通信实验中学习了Python的pyserial模块,通过串口与PC电脑的串口调试工具进行通信。

      本实验中学习树莓派中使用逻辑分析仪,对树莓派的PWM信号和UART信号进行分析。我们后面将会学到的航模无线电遥控系统中的接收机,在输出端也是输出PWM信号,控制舵机,每路通道一路PWM信号。而还有一种更节省物理接口数量的输出模式就是SBUS信号,它也是一种串口通信协议,是接收机的串行总线输出,通过这根总线,可以获得遥控器上所有通道的数据。

    二、组件

    ★Raspberry Pi 3 B+主板*1

    ★树莓派电源*1

    ★USB TO TTL模块*1

    ★国产梦源DSLogic Plus逻辑分析仪*1

    ★面包板*1(可选)

    ★40P软排线*1

    ★跳线若干

    三、实验原理

    (一)逻辑分析仪

    逻辑分析仪的工作过程就是数据采集、存储、触发、显示的过程,由于它采用数字存储技术,可将数据采集工作和显示工作分开进行(buffer模式),也可同时进行(stream模式),必要时,对存储的数据可以反复进行显示,以利于对问题的分析和研究。

    逻辑分析仪是分析数字系统逻辑关系的仪器。逻辑分析仪是属于数据域测试仪器中的一种总线分析仪,即以总线(多线)概念为基础,同时对多条数据线上的数据流进行观察和测试的仪器,这种仪器对复杂的数字系统的测试和分析十分有效。逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器,最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级,通常只显示两个电压(逻辑1和0),因此设定了参考电压后,逻辑分析仪将被测信号通过比较器进行判定,高于参考电压者为High,低于参考电压者为Low,在High与 Low之间形成数字波形

    例如:一个待测信号使用200Hz采样率的逻辑分析仪,当参考电压设定为1.5V时,在测量时逻辑分析仪就会平均每5ms采取一个点,超过1.5V者为High(逻辑1),低于1.5V者为Low(逻辑0),而后的逻辑1和0可连接成一个简单波形,工程师便可在此连续波形中找出异常错误(bug)之处。整体而言,逻辑分析仪测量被测信号时,并不会显示出电压值,只是High跟Low的差别;如果要测量电压就一定需要使用示波器。除了电压值的显示不同外,逻辑分析仪与示波器的另一个差别在于通道数量。一般的示波器只有2个通道或4个通道,而逻辑分析仪可以拥有从16个通道、32个通道、64个通道和上百个通道数不等,因此逻辑分析仪具备同时进行多通道测试的优势。

    大多数开发人员通过逻辑分析仪等测试工具的协议分析功能可以很轻松的发现错误、调试硬件、加快开发进度,为高速度、高质量完成工程提供保障。

    协议解码是协议分析的基础,只有解码正确的协议分析才能够被别人接受,只有正确的解码才能提供更多的错误信息。

    协议触发能够充分利用有限的触发深度和存储空间,同时提供更多更可靠的触发,为快速发现和定位错误提供了一种高效的工具。

    错误识别是逻辑分析仪的主要作用,它建立在协议解码和协议触发之上的,只有协议触发功能强大才能采集到错误,只有协议解码正确才能发现错误。

    信息提示能够充分利用颜色与视图等资源,有效表达协议解码的结果,使得用户能够快速找到需要的信息。当然信息提示也能够合理调节处理资源,节省用户时间。

    国产DSLogic Plus的官网可以查阅:
    https://dreamsourcelab.cn/product/dslogic-series/

    国产DSLogic Plus

    (二)PWM信号

    PWM(Pulse width modulation),脉冲宽度调制,是一种模拟控制方式,这种方式能使电源的输出电压在工作条件变化时保持恒定,是利用微处理器的数字信号对模拟电路进行控制的一种非常有效的技术。脉冲宽度调制是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术,广泛应用在从测量、通信到功率控制与变换的许多领域中。

    在前面的实验中多次用到,最简单的树莓派基础实验1:双色LED灯实验,控制LED灯的亮度;复杂点的树莓派基础实验34:L298N模块驱动直流电机实验,控制电动机的转速。

    PWM的一个优点是从处理器到被控系统信号都是数字形式的,无需进行数模转换。让信号保持为数字形式可将噪声影响降到最小。噪声只有在强到足以将逻辑1改变为逻辑0或将逻辑0改变为逻辑1时,也才能对数字信号产生影响。

    对噪声抵抗能力的增强是PWM相对于模拟控制的另外一个优点,而且这也是在某些时候将PWM用于通信的主要原因。从模拟信号转向PWM可以极大地延长通信距离。在接收端,通过适当的RC或LC网络可以滤除调制高频方波并将信号还原为模拟形式。

    而树莓派的PWM信号是不怎么标准和稳定的,下面的实验中我们将实际分析一下。

    (三)UART信号

    在前面的课程中有详细学习,这里不再介绍:

      树莓派基础实验35:USB TO TTL模块实验中学习了通过串口对树莓派进行控制台控制,让串口作为控制终端调试口即 serial console。

      在树莓派基础实验36:通用串口通信实验中学习了设置树莓派的串口为通用串口与PC电脑的串口调试工具进行通信。

      在树莓派基础实验37:pyserial模块通信实验中学习了Python的pyserial模块,通过串口与PC电脑的串口调试工具进行通信。

    四、实验步骤

    (一) 分析树莓派PWM信号

    1. 通过USB 数据线,将逻辑分析仪连接至PC 的USB 端口,并确认硬件指示灯被点亮。

    2. 打开DSView 软件(windows 系统首次使用时系统需要搜索驱动程序,请耐心等待),确认硬件指示灯变为绿色,同时DSView 正确识别设备,并在设备列表框显示正确的设备名称。

    3. 连接排线至逻辑分析仪的采样端口,下图显示了排线和通道的对应关系。对于增强版设备,每个通道为屏蔽线,末端分为信号和地两个端口;对于基础版设备,每4 个通道配一个地线(黑色),彩色线顺序对应0-15 这16 个通道。除此之外,排线还有CK,TI 和TO 信号,一般情况都不需要连接。其中CK 通道为状态采样的时钟输入,可以把外部时钟作为采样时钟,TI 为外部触发信号的输入,TO 为触发信号的输出,会在采样过程中触发条件满足时输出脉冲。
      DSlogic逻辑分析仪排线和通道的对应关系

    4. 根据测量需求,连接通道至被测信号。对于低频信号(<5MHz),可以仅连接被测信号和一个公共地信号,本实验仅将通道0的地线与树莓派的GND相连。对于高频信号,建议每个通道单独接地,以获得最佳的信号完整性。

    树莓派(name)T型转接板(BCM)DSlogic逻辑分析仪
    GPIO1G18Channel 0(SIG)
    GPIO24G19Channel 1(SIG)
    GPIO28G20Channel 2(SIG)
    GPIO29G21Channel 3(SIG)
    GPIO3G22Channel 4(SIG)
    GPIO4G23Channel 5(SIG)
    GNDGNDChannel 0(GND)

    下图中的左端的Type-C接口连接到笔记本电脑USB上哈,为方便拍照就没拍电脑。连线很简单,电路图就没画了。

    逻辑分析仪接线图

    1. 编写树莓派的PWM信号输出程序。每个通道的PWM信号频率依次增大,查看实际的信号质量如何。
    #!/usr/bin/env python
    import RPi.GPIO as GPIO
    import time
    
    GPIO.setmode(GPIO.BCM)
    GPIO.setup(18, GPIO.OUT) 
    GPIO.setup(19, GPIO.OUT)
    GPIO.setup(20, GPIO.OUT)
    GPIO.setup(21, GPIO.OUT)
    GPIO.setup(22, GPIO.OUT)
    GPIO.setup(23, GPIO.OUT)
    
    p_0 = GPIO.PWM(18, 50) # 0通道,50HZ,占空比30%
    p_0.start(30)
    
    p_1 = GPIO.PWM(19, 100)
    p_1.start(30)
    
    p_2 = GPIO.PWM(20, 200)
    p_2.start(30)
    
    p_3 = GPIO.PWM(21, 500)
    p_3.start(30)
    
    p_4 = GPIO.PWM(22, 1000)
    p_4.start(30)
    
    p_5 = GPIO.PWM(23, 10000)
    p_5.start(30)
    
    def loop():
    	while True:
    		pass
    
    def destroy():
    	p_0.stop()
    	p_1.stop()
    	p_2.stop()
    	p_3.stop()
    	p_4.stop()
    	p_5.stop()
    	GPIO.cleanup()
    	
    if __name__ == "__main__":
    	try:
    		
    		loop()
    	except KeyboardInterrupt:
    		destroy()
    
    1. 树莓派上运行Python程序,设置好逻辑分析仪的参数。在选项里主要设置Stream模式,阈值电压由于我们的信号高电平是3.3V,这里设置为1V即可。

    采集时间为1s,采集频率为50MHZ(通常情况下,采样频率需要设置为被测信号最高的4x -10x倍),点击开始按钮:

    得到所有通道的模型图,从中可以简单看出,越靠下的高频率通道,波形越不稳定,0通道的50HZ频率是最标准和稳定的。

    1. 分析得到的具体PWM信号。
      0通道,50HZ:
      pwm50HZ

    1通道,100HZ:
    pwm100HZ

    2通道,200HZ:
    pwm200HZ

    3通道,500HZ:
    pwm500HZ

    4通道,1000HZ:
    pwm1000HZ

    5通道,10000HZ:
    pwm10000HZ

    要求的PWM信号频率测量到的频率要求的占空比测量到的占空比
    50HZ49.7HZ3030.1
    100HZ99.2HZ3030.3
    200HZ197.4HZ3030.2
    500HZ484.1HZ3029.6
    1000HZ893.2HZ3031.9
    10000HZ4580HZ3040.9

    综上,随着频率的上升,其稳定性会逐渐降低,这就意味着这个树莓派PWM功能无法适用于音频,但是对于控制LED亮度或电机转速来说已经足够了。

    (二) 分析树莓派UART信号

    1. 连接电路。与树莓派基础实验36:通用串口通信实验一样设置树莓派的串口为通用串口,通过 USB TO TTL模块与PC上的串口调试工具通信。
    T型转接板(BCM)USB TO TTL模块DSlogic逻辑分析仪
    RXITXDChannel 0(SIG)
    TXORXDChannel 1(SIG)
    GNDGNDChannel 0(GND)

    分析树莓派UART信号接线图

    1. 我们要检测到特定信号,就需要设定触发条件。如果被测信号的波形不满足设定条件,采样过程会一直等待,直到满足设定条件后,才可完成当前采样。触发可以帮助我们捕获想要观察的特定时刻信号, 是逻辑分析仪最重要的特性之一。我们这里设置任意边沿为触发条件。

    2. 树莓派上运行向串口发送简单数据的程序。PC串口调试工具上将收到字符串“Hello”。

    import serial
    
    ser = serial.Serial('/dev/ttyAMA0', 9600, timeout=0.5)
    ser.write('Hello'.encode("gbk"))
    
    1. 为信号添加解码器,这里使用的是UART协议,波特率为9600,数据位8,Data format为ascii。
      解码器设置

    2. PC串口调试工具接收到信号“Hello”的同时,逻辑分析仪也接收到了信号。
      hello信号

    3. 运行下面的Python代码,PC串口调试工具向树莓派发送数字“0123456789”,树莓派然后又发回PC串口调试工具。

    #!/usr/bin/python
    import serial
    from time import sleep
     
    ser = serial.Serial('/dev/ttyAMA0', 9600, timeout=0.5) 
     
    print ser.port
    print ser.baudrate
     
    def recv(serial):  
      while True:  
        data =serial.read(20)  #手动设置读取字符的数量为20
        if data == '':  
          continue
        else:
          break
        sleep(0.02) 
      return data 
     
    while True:  
      data =recv(ser) 
      if data != '': 
        print data
        ser.write(data)
    
    

    0号通道先接收到信号,然后1号通道接收到同样的数字“0123456789”信号。
    0号通道信号

    1号通道信号

    从中可以看出每1位数据,高电平为1,低电平为0,且时长为104.18us,每8位数据的开始信号(S)为1位低电平,结束信号(T)为1位高电平。
    每1位的情况

    有了逻辑分析仪,分析信号时序就太方便了,将虚无的信号想象,变成看得见的图像,非常利于学习,而且国货越来越强大了!

    展开全文
  • 一、I2S总线规范 I2S总线拥有三条数据信号线,一条时钟同步线: 1、SCK: (continuous serial clock) 串行时钟 对应... 二 、逻辑分析仪分析如下 原文链接:https://blog.csdn.net/daidi1989/article/details/88169402

    一、I2S总线规范
    I2S总线拥有三条数据信号线,一条时钟同步线:
    1、SCK: (continuous serial clock)  串行时钟
             对应数字音频的每一位数据,SCK都有1个脉冲。SCK的频率=2×采样频率×采样位数。
    2、WS: (word select)  字段(声道)选择
             用于切换左右声道的数据。WS的频率=采样频率。
             命令选择线表明了正在被传输的声道。
             WS为“0”表示正在传输的是左声道的数据。
             WS为“1”表示正在传输的是右声道的数据。
            WS可以在串行时钟的上升沿或者下降沿发生改变,并且WS信号不需要一定是对称的。在从属装置端,WS在时钟信号的上升沿发生改变。WS总是在最高位传输前的一个时钟周期发生改变,这样可以使从属装置得到与被传输的串行数据同步的时间,并且使接收端存储当前的命令以及为下次的命令清除空间。
    3、SD: (serial data)  串行数据 
             用二进制补码表示的音频数据。 I2S格式的信号无论有多少位有效数据,数据的最高位总是被最先传输(在WS变化(也就是一帧开始)后的第2个SCK脉冲处),因此最高位拥有固定的位置,而最低位的位置则是依赖于数据的有效位数。也就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端,可以放弃数据帧中多余的低位数据;如果接收端能处理的有效位数多于发送端,可以自行补足剩余的位(常补足为零)。这种同步机制使得数字音频设备的互连更加方便,而且不会造成数据错位。为了保证数字音频信号的正确传输,发送端和接收端应该采用相同的数据格式和长度。当然,对I2S格式来说数据长度可以不同。

    4、MCLK:(Master Clock) 同步时钟

    I2S工作于主模式时,可用于为外部设备提供系统时钟。工作于从模式时,不可用。

    二 、逻辑分析仪分析如下

     


    原文链接:https://blog.csdn.net/daidi1989/article/details/88169402

    展开全文
  • “虚拟”逻辑分析仪SignalTap IIQuartus II中集成的SignalTap II在一些高端应用中,尤其是逻辑资源(主要是余量)充足的应用中是非常不错的调试手段。而对于一些逻辑资源或者存储资源余量不多的应用中,这种调试方法则...

    “虚拟”逻辑分析仪SignalTap II

    Quartus II中集成的SignalTap II在一些高端应用中,尤其是逻辑资源(主要是余量)充足的应用中是非常不错的调试手段。而对于一些逻辑资源或者存储资源余量不多的应用中,这种调试方法则显得毫无意义。话说“鱼和熊掌不可兼得”,在Quartus II中所能够支持的在线调试手段中,例如In-system Sources and Probes、Logic Analyzer和SignalTap II,乃至Virtual JTAG,唯有SignalTap II的性能是最好的,对于高速应用的调试是最有帮助的。但与此对应的是,使用SignalTap II需要FPGA器件本身付出比较高的资源消耗。

    尽管如此,SignalTap II还是很受高端FPGA应用群体的亲睐。虽然特权同学项目应用中使用的多是中低端的器件,但最近的项目上采集的一组控制信号受限与单机示波器的带宽和存储深度,很难准确的摸透信号的脾性。因此只能借助于某个现成的FPGA模块,在Quartus II中搭建一个SignalTap II可访问工程,并将待采集的信号连接到采集模块的可用IO管脚上,在这个简单的“逻辑分析仪”中,一定要连接上采集和被采集模块的地线。

    关于SignalTap II的使用方法,不是本文谈论的焦点,建议大家去消化《Quartus II Handbook.pdf》的Chapter 15: Design Debugging Using the SignalTap II Embedded Logic Analyzer。

    通常示波器都有一个采样频率,说白了就是示波器根据这个采样时钟每隔固定时间去读取当前接口信号的电平。这个采样频率越高,那么相对而言就能够更准确的还原信号的真实波形。那么对于SignalTap II这个“虚拟”逻辑分析仪而言,它的采样时钟是谁?如何设置呢?很简单,如图1所示,设置好这个Clock就可以了。这个Clock可以是FPGA外部输入时钟,也可以是经过PLL分频或倍频后的时钟。有了PLL的帮助,这个采样频率就可以被设置的“游刃有余”了。

    7a19395e4bc257c888b08fffd87ac77f.png

    图1

    关于存储深度,图1的Data选项中也可以进行设置。触发条件、触发模式等等设置SignalTap II中都有很灵活的支持。用户可以根据自己的需要灵活的调整。具体的使用方法都可以在软件的handbook中找到。图2和图3是特权同学的一个“虚拟”逻辑分析仪应用和采集信号的分析,发现这个“虚拟”逻辑分析仪还是蛮实用的,至少能够在没有先进调试设备和更好调试手段的情况下帮助信号的分析。

    97fb78ec127ede6e3f99e3c0d5f5c562.png

    图2

    5ff32119540cf76dd0fccbe163073da7.png

    图3

    FPGA器件在嵌入式开发中真的是非常实用,哪怕你不用它去做项目做产品,只要掌握了它的设计精髓,也许它一不小心就能够成为你的开发设计过程中的一个“小助手”,大大加速产品问题定位和开发进度。

    展开全文
  • 逻辑分析仪滤波设置

    2021-09-02 00:48:21
    1.不设置滤波 有些波形毛刺会参与解析,导致解析的数据出现...3.使用逻辑分析仪时避免输入空载,和示波器一样,空载时容易收到工频干扰。在设置触发时,应保证原来线上是有驱动,否则会引入工频干扰导致的触发 ...

    1.不设置滤波 有些波形毛刺会参与解析,导致解析的数据出现混乱

    2.经验证,滤波设置功能仅仅作为解析功能使用,不能在输入时直接滤波。因此设置触发时无法通过此手段避免噪声触发

    3.使用逻辑分析仪时避免输入空载,和示波器一样,空载时容易收到工频干扰。在设置触发时,应保证原来线上是有驱动,否则会引入工频干扰导致的触发

    展开全文
  • DSLOGIC探秘DSLOGIC介绍DSLOGIC是一款基于USB的设备,硬件盒子负责数据采集及存储,通过USB接口上传给上位机软件DSVIEW进行分析及解码。内核基于Xilinx Spartan-6 FPGA+SDRAM的产品架构,可以提供高达400MHz的实时...
  • 1、什么是逻辑分析仪逻辑分析仪是分析数字系统逻辑关系的仪器。逻辑分析仪是属于数据域测试仪器中的一种总线分析仪,即以总线(多线)概念为基础,同时对多条数据线上的数据流进行观察和测试的仪器,这种仪器对...
  • 本次文章给大家介绍一种便宜好用的协议分析工具,逻辑分析仪,首先声明,小飞哥作这篇介绍文章,不是为了打广告哈,实在是因为这个小玩意很好用,有些小伙伴还不太清楚该如何使用!!!废话不多说,下图是我目前用的...
  • IIC 协议分析 梦源实验室 10月21日 协议基础 1.1. 协议简介 IIC-BUS(Inter-IntegratedCircuit Bus)最早是由PHilip半导体(现在被NXP收购)于1982年开发。主要是用来方便微控制器与外围器件的数据传输。它是一种...
  • quartus II逻辑分析仪在逻辑调试中有很大的作用,可以帮助开发人员抓住很多示波器无法获取的中间寄存器信号。 具体使用方法点击tools》signaltap II logic analyzer 打开界面如图 首先点击右上角的hardware 选择...
  • 国产逻辑分析仪
  • 逻辑分析仪

    2021-08-05 17:32:38
    正好我手边有一个逻辑分析仪,于是乎我就想看下这个东西值多少钱。 摸起来看起来做工都不错~ 背面型号是Logic Pro 16,淘宝查了下,正品RMB 12K。 这个设备有自己的专门软件,要去官网下载: ...
  • SPIDriver是一个用于控制SPI设备的易于使用的工具,它可与Windows,Mac和Linux系统配合使用,并具有内置的彩色屏幕,可实时显示所有SPI通信的逻辑分析仪,它使用标准的FTDI USB串行芯片与PC通讯,因此无需安装特殊的...
  • 目录 一、keil5仿真 1.1 新建debug.ini文件 1.2 打开keil小魔法棒 1.3 进入调试界面 1.4 波形结果 二、逻辑分析仪真实抓取分析 2.1 插入逻辑分析仪 2.2 实物连线图 2.3 抓取串口数据 2.4 抓取LED0,PB0的数据 2.5 ...
  • 1安装 根据自己的电脑操作系统选择对应的版本安装。 这里我用的操作系统是 win10 ,所以我安装了...无逻辑分析仪的时候显示 Disconnected,左边是8个通道,使用的时候根据硬件连接选择对应通过进行配置,中间部分是显示
  • 注意点: 1.阈值电压 2.采样频率 3.采样深度 4.触发条件(时钟线可以选择上升沿、下降沿、或者高电平触发)
  • 逻辑分析仪的使用--LA1010

    千次阅读 2021-03-17 15:26:30
    做嵌入式驱动开发,会使用逻辑分析仪是必不可少的技能。 什么情况需要使用逻辑分析仪 当你编写驱动与设备通信读写数据遇到问题时,可以用逻辑分析仪排除硬件问题,这样我们就可以安心找软件的bug了。 这里我以Kingst...
  • 如图即是逻辑分析仪软件。先将逻辑分析仪的线接好,记得把分析仪的地接在板子的地上。软件允许模拟运行,如果没接分析仪也可以看到波形 如果接了分析仪,此处为start 在start右侧紧挨着有一个双三角的按钮可以调节...
  • 文章内容: 用示波器和逻辑分析仪对 I2C、SPI、串口的信号进行测量,深入了解这些协议原理,并对照上述作业代码进行分析。
  • 20块钱的逻辑分析仪使用体验 文章目录20块钱的逻辑分析仪使用体验1. 开箱和焊接贴片测试钩2. 逻辑分析仪的使用3. 总结 因为想在一个陌生的主控芯片上写一个与 tm1638 通信的驱动。tm1638 对于时序要求还是挺严格的...
  • 首先要明白的一点是,在线逻辑分析仪属于一种硬核,集成在FPGA芯片中。传统的FPGA板级调试是由外接的逻辑分析仪连接到FPGA的控制管脚上,然后将内部信号引至引脚IO上,进行板级调试。逻辑分析仪的价格非常昂贵,并且...
  • 步骤 请按顺序来哟~~~ 想了解其他仿真的功能,请看STM32软件仿真 由于我使能了GPIOB——PIN1,所以输入PORTB.1表示显示 PB1的波形 ...如果你显示 unkown signal 请回到第二步,仔细看看你按我的要求填了么~?...
  • 1、安装软件——KingstVIS KingstVSI软件安装地址 没有安装难度,就一顿下一步就行,有个驱动安装窗口一定要点安装 2、软件安装完,界面如下图: ...工具栏、通道设备栏、波形显示窗口、采样结果分析窗口 ...
  • Keil V5仿真会出现不能添加引脚以及出现 no 'read' permission 解决办法 配置解决办法1、进入debug的map设置地址2、新建debug.ini配置文件 配置 已对debug选项做了如下配置,但还是出现地址索引不到的问题 ...
  • 本文章属于STM32平衡小车制作内容部分,主要谈论和分析如何使用STM32去输出PWM,同时用KEIL自带的仿真逻辑分析仪去查看PWM波形。 文章目录前言一、固件库配置具体步骤1.使能定时器和相关IO口时钟2.初始化GPIO口GPIO...
  • Keil-专治各种不仿真 由于测试的需要手头无法找到示波器,听说keil有逻辑分析,(其实就是一个离线的仿真),一直就用不起来,现在查阅了一番终于配置成功了!...3.打开逻辑分析仪,添加引脚号 ok,大功告成! ...
  • 目录 一、采样深度: 二、采样率: 三、实际应用: 一、采样深度: ...采样深度:即对被测信号一次采集的样点总数。它直接决定了一次采样所能采集到的数据量的多少,显然深度越大,一次采集的数据量越大。...
  • 本文利用stm32CubeMX+Keil使用HAL库点灯,并使用逻辑分析仪观察周期。
  • Keil MDK使用第13篇---逻辑分析仪配置

    万次阅读 2021-03-09 21:15:40
    我的首发平台是公众号【CodeAllen】,学习交流...3.打开逻辑分析仪,同时打开symbols(符号)窗口,把GPIOB_IDR拉进去 4.设置 And Mask 0x00000002 5.全速运行 问题: unknown signal DARMSTM.DLL -pSTM32F103C8 ...
  • MDK中变量无法添加到逻辑分析仪中原因解决方法去掉static 提示无法将变量添加到逻辑分析仪中 解决方法 去掉static 设置为bit 全速运行
  • @KEIL 的逻辑分析仪 今天在写学习pwm输出捕获时,嫌弃示波器比较麻烦,谢谢keil的逻辑分析仪的使用方法 直接上图

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 25,035
精华内容 10,014
关键字:

逻辑分析仪