精华内容
下载资源
问答
  • 【基础】RS触发器
    千次阅读 多人点赞
    2021-04-16 22:46:21

    ▪ RS触发器实验

    RS触发器是时序电路中最基础的,所以务必学的透彻。

    RS触发器,我们可以简单将它理解为一个存储单元,可以存储一位数据(0或者1)。

     

    基本的RS触发器可以用两个 与非门 或者 或非门 实现:

     

    此处我们利用两个 或非门 组成的RS触发器实验,先建立一个感性的认识,便于理解。

     

    这个电路我们引出了 R端(橙色线),S端(灰色线);同时 Q 连接上面的LED灯,`Q 连接下面的 LED 灯,便于查看实验结果。

     

    电路搭建完成后,直接上电(如上图),可以发现 LEDQ 一直处于闪烁,这是因为输入端(R,S)开路,电压确定原因导致的。

    实验结果参照下图中的 “RS触发器 特征表”,Q=1 时偏上的LED亮,Q=0 时偏下的LED亮(因为`Q=1)

     

    RS触发器 中的 R 表示 Reset(复位),S 表示 Set(置位)

    在上面的 “RS触发器 特征表” 中:0 表示低电平,1 表示高电平。

     

    对于 或非门 的 RS触发器,即:

    • R=1、S=0时,那么 Q = 0
    • R=0、S=1时,那么 Q = 1
    • R=0、S=0时,那么 Q 保持上个状态
    • R=1、S=1时,禁止、不稳状态

     

    所谓高电平有效,就是说某引脚施加高电平时,该引脚的功能就触发了

    虽然 RS触发器 输出有 Q和`Q(它们的值反相),但是平时沟通时是以Q为默认,比如说 RS 触发器输出1,那么就是指 Q 输出 1

     

     

    ▪ RS触发器基础理论

    虽然组合逻辑电路能够很好地处理像加、减等这样的操作,但是要单独使用组合逻辑电路,使操作按照一定的顺序执行,需要串联起许多组合逻辑电路,而要通过硬件实现这种电路代价是很大的,并且灵活性也很差。为了实现一种有效而且灵活的操作序列,我们需要构造一种能够存储各种操作之间的信息的电路,我们称这种电路为时序电路。

    组合电路和存储元件互联后组成了时序电路。存储元件是能够存储二进制信息的电路。存储元件在某一时刻存储的二进制信息定义为该时刻存储元件的状态。时序电路通过其输入端从周围接受二进制信息。时序电路的输入以及存储元件的当前状态共同决定了时序电路输出的二进制数据,同时它们也确定了存储元件的下一个状态。

     

    触发器具备数据记忆功能,是时序电路的基本单元,触发器分为:RS触发器、T触发器、JK触发器、D触发器

    触发器 学名 “双稳态多谐振荡器(Bistable Multivibrator)”,所谓 双稳态 就是能保持两种状态(0或1),触发器(Flip Flop)是一种可以存储电路状态的电子元件。最简单的触发器就是由两个 与非门 或者 或非门 实现,复杂一些的触发器有带 时钟段 和 D(Data)端。

     

    ▪ RS触发器为什么能 “保持上一状态”

    触发器就是在常规的门电路的基础上加入了反馈,这样触发器就实现了存储数据的功能。这也是上面章节 “RS触发器实验” 的 RS触发器特征表 中第3条 “保持上一个状态” 的原因。

    这点非常非常重要,同时也比较难理解;所谓存储数据,并不是像大家所想的直接把数据位刻在哪里,而是利用反馈的数据,这样 R端 或 S端 某个脚脱离高电平后然后再接入低电平时,输出的Q和`Q结果不会变化。

    比如 R=0,S=1 时,Q输出为1;此时我们把 S 端 的脚和高电平断开(此时悬空了),由于 Q 反馈到N2(Q=1),所以 S 端断开后 N2 仍就输出 0,整个RS触发器输出保持不变。

     

    ▪ RS触发器为什么有 “禁止、不稳的状态”

    在上面章节 “RS触发器实验” 的 RS触发器特征表 中第4条中我们有一个状态:“禁止、不稳的状态” 。这个状态是由当 R=1,S=1 时触发的。

     

    虽然当 R=1,S=1 时 RS触发器 的电路也能达到一个稳定状态,但是在设计 RS触发器 的时候,就已经规定了 Q和`Q 必须是反相的,基于 RS触发器 的其他应用也默认 Q和`Q 是反相进行设计。

    所以当 R=1,S=1 就是非法的。我们在编写或设计电路的时候就要规避这个情况。

     

    还有一种情况就是当 R=1、S=1 近乎同时跳变到 R=0、S=0 时。虽然近乎同时,但实际:

    • 有可能 R 先变为 0(那么此时 Q 就输出1,那么N2因为Q反馈的原因,`Q=0)
    • 也有可能 S 先变为 0(那么此时 `Q 就输出1,那么 N1 因为 `Q反馈的原因,Q=1)

    由于无法确定R或S哪个先变为0,那么就会出现不稳定因素,这也是 R=1,S=1 非法的原因之一。

     

    ▪ RS触发器总结

    无论是或非门还是与非门:

    • 当 R=1,S=0 时,表示 Reset 激活了,那么 Q = Reset = 0
    • 当 R=0,S=1 时,表示 Set 激活了,那么 Q = Set = 1

     

    禁止,不稳定的状态:

    • 或非门时 R = S = 1 时禁止,因为Q和`Q输出都是0;为了方便记忆,可以认为非门时,1 强于 0,所有反馈无法改变和 1 的非值,RS触发器也就无法自我调节
    • 与非门时 R = S = 0 时禁止,因为Q和`Q输出都是1;为了方便记忆,可以认为与门时,0 强于 1,所有反馈无法改变和 0 的与值,RS触发器也就无法自我调节

     

    更多相关内容
  • RS触发器

    2021-01-20 05:27:53
    作为触发器,具有少许逻辑电路知识的读者会马上联想到RS触发器,如图1所示。若将NOR门利落地布线就成为了RS触发器。简单的操作示例如图2所示。一般地,首先将R(Reset)和S(Set)都设置为低电平,Q及Q的初始状态...
  • 本文主要讲了一下关于RS触发器与SR触发器区别有哪些,希望对你的学习有所帮助。
  • 本文主要介绍了一下RS触发器和SR触发器的区别,希望对你的学习有所帮助。
  • 基本rs触发器真值表

    2020-07-16 11:46:31
    1. RS 触发器真值表 2. 考虑 “ 清零 ” 和 “ 预置 ” 后的 RS 触发器真值表 3. RS触发器的布尔方程: SRT:= S + /R * SRT SRC:= R + /S * SRC
  • 在本文中,小编将为大家介绍关于RS触发器在电路设计中的最主要作用,那就是抵抗开关的抖动。
  • 基本RS触发器设计与代码实现
  • 杭电数字电路课程设计-实验八-基本RS触发器设计实验 内含包括代码,仿真,引脚配置全套文件,可直接打开工程
  • 带异步置位复位端的同步RS触发器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 用与非门组成的基本RS触发器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 用或非门组成的基本RS触发器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 给出了具有置0、置1功能及不确定输出状态的基本RS触发器的Multisim仿真方法,即用字组产生器产生所需的各类输入信号,用四踪示波器同步显示输入信号及状态输出信号的波形,可直观描述触发器的置0、置1过程及不确定...
  • RS触发器和SR触发器

    2015-11-25 21:39:34
    详细讲解了rs触发器的原因。RS触发器和SR触发器
  • 基本RS触发器.pdf

    2021-10-04 05:19:04
    基本RS触发器.pdf
  • 基本RS触发器

    千次阅读 2022-01-14 15:53:49
    基本RS触发器(与非门构成)如下图所示: 基本含义: S是Set 的首字母,也就是设置端。 R 是Reset 的首字母,也就是复位端。 触发器属于时序逻辑电路,与组合逻辑电路不同,组合逻辑电路的输出状态...

    基本RS触发器(与非门构成)如下图所示:

    基本含义:

    S是Set 的首字母,也就是设置端。

    R 是Reset 的首字母,也就是复位端。

    触发器属于时序逻辑电路,与组合逻辑电路不同,组合逻辑电路的输出状态只取决于同时刻的输入信号状态。基本RS触发器把输出信号引回到输入信号,形成一个反馈。这样使得输出信号的状态不但取决于同时刻输入信号的状态,也与输出之前的状态有关。

    输出信号的状态就是(Q^(N+1) 次态) 同时刻输入信号的状态就是(S、R) 输出之前的状态就是(Q^N 现态)

    R、S触发器逻辑表达式:

    真值表、特征表:

    1.与非门真值表:

    2.基本RS触发器特征表:

    把上图RS触发器包装起来就是:

    红色的圈表示R、S均为输入低电平有效。

    特征表含义:

    第一行:

    R是复位端,低电平有效,也就是当R为0时有效,当S为1(设置端无效)时,使得输出Q^(N+1)为0。

    第二行:

    S是设置端,低电平有效,也就是当S为0时有效,当R为1(复位端无效)时,使得输出Q^(N+1)为1。

    第三行:

    输入R、S都为1,也就是复位端、设置端都有效时。输出保持,为Q^N。

    证明:

    先假设QN=1,那么QN 非就等于0:

    第一个与非门输入 1和0,根据与非门真值表可知,Q^(N+1)输出为1。

    第二个与非门输入1和1,根据与非门真值表可知,Q^(N+1) 非输出为0。

    Q(N+1)=QN,输出保持不变。

    再假设QN=0,那么QN 非就等于1:

    第一个与非门输入 1和1,根据与非门真值表可知,Q^(N+1)输出为0。

    第二个与非门输入0和1,根据与非门真值表可知,Q^(N+1) 非输出为1。

    Q(N+1)=QN,输出保持不变。

    综合两次假设:当输入R、S都为1时,输出保持不变。

    第四行:

    当R、S都为0时为不稳定状态,运用触发器时要尽量避免此状态。

    当R、S都输入为0时,

    根据与非门的特性,两个输出端都为1。

    那么为什么R、S都为0时输出不稳定?

    不稳定是指R、S都从0翻转到1时,输出的状态不稳定。因为实际的电路不可能使得R、S同时翻转为1,一定是有一个快一点,有一个慢一点。但就是这么一点点的误差,就会使得输出不同的状态,因此不稳定。

    例如:

    R比S快一点翻转到1时,输出为1(注意红色线段)

    S比R快一点翻转到1时,输出为0(注意红色线段)

    时序图分析理解:

    状态1:

    R、S输入均为1,输出保持不变仍然为0

    状态2:

    R输入为1,S输入为0,输出置1

    状态3:

    R、S输入均为1,输出保持不变仍然为1

    状态4:

    R输入为0,S输入为1,输出置0

    状态5:

    R输入为1,S输入为0,输出置1

    展开全文
  • 同步RS触发器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 基本RS触发器实验.pdf

    2021-10-08 22:14:55
    基本RS触发器实验.pdf
  • rs触发器的逻辑功能

    2020-07-18 01:08:26
    RS触发器是组成其他各类触发器的基本,是实现各类触发功能的基......
  • 本文主要讲了基本RS触发器工作原理及逻辑功能,下面一起学习下
  • RS触发器和JK触发器的Multisim实现学习教案.pptx
  • 一种单粒子效应加固RS触发器电路设计
  • 数字电子技术和模拟电子技术中的 时序电路触发器 基本RS触发器 同步RS触发器 主从RS触发器 JK触发器 主从D触发器 总结

    本文原创首发CSDN,链接 https://blog.csdn.net/qq_41464123/article/details/90084796 ,作者博客https://blog.csdn.net/qq_41464123 ,转载请带上本段文字,尤其是脚本之家、码神岛等平台,谢谢配合。


    《电子技术》之数电部分  即将结束

    今天花了一个晚上总结归纳了时序逻辑电路的相关知识

    特意写个总结,以便之后需要时能够及时巩固。

     

    使用教材:《电子技术》第三版 高有华

    一:基本RS触发器

    PS:我的目标是记住各个触发器的真值表,学会各个触发器的波形画法,下同。

    以上是基本RS触发器的电路结构和逻辑结构,了解一下即可。

    重点:真值表:

    波形在例题9-1,总体来说就是只要R或者S其中一个变了,那么输出Q可能会发生转换,所以要重新判断,其余情况保持即可。


    二:同步RS触发器

    真值表:

    总体来说 都是0就不变,都是1就不确定,不然看S,S是1,输出就是1,反之就是0

    波形:


     三:主从RS触发器

    真值表:

    CP=1 保持

    CP=0

    R

    S

    Q

    0

    0

    不变

    0

    1

    1

    1

    0

    0

    1

    1

    不定

    波形见例题9-4


    本文原创首发CSDN,链接 https://blog.csdn.net/qq_41464123/article/details/90084796 ,作者博客https://blog.csdn.net/qq_41464123 ,转载请带上本段文字,尤其是脚本之家、码神岛等平台,谢谢配合。


    四:JK触发器

    真值表:


     五:D触发器

    真值表:

     

    波形见例题9-6


    作业是我用钢笔做的,书写墨汁方面比较尴尬。

    先是目录,作业是红色打勾部分:

    另外作业不一定完全正确,如有不足之处,欢迎指出!

    展开全文
  • 作为触发器,具有少许逻辑电路知识的读者会马上联想到RS触发器,如图1所示。若将NOR门利落地布线就成为了RS触发器。简单的操作示例如图2所示。一般地,首先将R(Reset)和S(Set)都设置为低电平,Q及Q的初始状态...
  • 0x00 触发器概述 组合逻辑电路:当前的输出只和当前的输入有关,只要知道当前的输出和输入的对应表(真值表),就可以写出逻辑函数表达式,进而将电路设计出来 时序逻辑电路: 输出不仅和当前的输入有关,还和...

    目录

    0x00 触发器概述

    0x01 时序电路结构

    0x02 触发器的定义:

    0x03 基本RS触发器电路及工作原理

    0x05 基本RS触发的描述方法

    (1)真值表

    0x06 钟控RS触发器:

    0x07 钟控D触发器

    0x08 钟控JK触发器(功能最多)

    0x09 钟控T触发器


    0x00 触发器概述

    组合逻辑电路:当前的输出只和当前的输入有关,只要知道当前的输出和输入的对应表(真值表),就可以写出逻辑函数表达式,进而将电路设计出来

    时序逻辑电路:

    输出不仅和当前的输入有关,还和过去的状态有关。

    过去的状态如何保存呢?保存过去状态的器件就叫触发器。

    这种情况是不是和递归函数从里层向外层返回结果时的情形很像呢

    0x01 时序电路结构

    0x02 触发器的定义:

    双稳态即0态和1态。

    0x03 基本RS触发器电路及工作原理

    基本RS = 与非门 * 2 或者 或非门*2

    与非门只要有一个输入是0,输出就是1,所以当R、S输入均为0的时候,Q和Q的非均是1,这是不允许的

    两个与非门的运算速度是一样的,有短路判断的与非门先执行,即输入为0的与非一定是1,先运算完。

    没有短路判断的与非门必须等待前者执行完的结果,才能执行。

    当两个与非门一直通高电平的时候,rs触发器就能保持原来的输出一直不变。

    所以S,R是低电平有效,即当S为低电平时可以对Q Set,当R为低电平时可以对Q Reset

    这就是为什么不能SR同时为0,因为同时为0的时候对Q 即Set 又Reset,产生矛盾

    0x05 基本RS触发的描述方法

    (1)真值表

    看似有四个输入变量,实际上只有三个输入变量,因为Q和Q的非是一个输入变量Q

    所以真值表输入端有三个变量。

    观察可以看到,R和S的Reset和Set的功能根本不受到现态的影响,只有保持功能,理所当然和现态有关。

    (2)特征方程:

    如何求约束条件:

    将无关项圈一个卡诺圈 = R非S非 ,先将有关约束变量化到最简。

    又因为我们得出一式的时候将两者均看做1,

    所以这个R非S非=0,即一式成立的前提条件是R非S非=0

    (3)激励表

    (4)状态转移图

    (5)时序波形图

    为什么 0 0 不被允许?因为0 0 产生的矛盾虽然不会波及自身,但是会对下一次输入产生影响。

    例如:当下一次输入为11的时候,如果Q和Q非都是11 那么两个都没有短路运算,就不会产生有一方等待另一方的情况。(之前的运算之所以结果唯一,就是因为一方必须等待一方。谁先谁后是有规律的,是和器件延时没有关系的。)

    这就产生了两个与非门拼速度的情况。两个门速度不同,则产生的结果不同。

    总结:00 会波及到11

    (6)消除抖动的原理:SR=1x的时候Q都是从0到0,所以只要Q的现态为为0,S为1,R怎么抖都没有jb关系。

    怎么消除抖动?谁抖把谁放在x的位置上。

    0x06 钟控RS触发器:

    注意上特征方程 仅限于钟控信号为1的时候。

    钟控RS触发器和基本RS触发器不同的是,SR是高电平有效,S为高电平时Set置1,R为高电平时Reset置0

    因此约束条件是两个输入端不能同时为高电平;

    当钟控信号为低电平的时候,触发器为保持状态

    异步的RS接口和基本RS触发器的RS接口相同,是低电平有效

    0x07 钟控D触发器

    因为钟控RS触发器的两个输入端不能同时为高电平,所以我们办法从构造上直接杜绝这种情况:

    即将两个输入端接在一起,在其中一个上加上反相器,那么两个输入端输入的信号就一定相反

    那么如何"保持"呢?只要钟控信号为0,RS不论是什么都是保持

    这样一来,当钟控信号为1的时候,特征方程为:

    次态=输入D

    0x08 钟控JK触发器(功能最多)

    钟控信号为0的时候触发器一定是保持状态

    假设钟控信号为1:

    注意当J是1 且K是1的时候,次态是现态的非,这就叫做翻转功能

    0x09 钟控T触发器

    将JK触发器的JK直接连在一起就是钟控T触发器。

    所以JK要么同时为1,要么同时为0,即T触发器只有两个功能

    T为1时,JK同时为1,翻转功能

    T为0时,JK同时为0,保持功能

    展开全文
  • 欲将rs触发器转换成d触发器,r和s应该等于多少
  • RS锁存器和RS触发器(个人理解)

    千次阅读 2022-01-24 10:11:22
    目录一、RS锁存器二、RS触发器三、两者总结和区 一、RS锁存器 RS锁存器,电平触发,随输入随时变化,可由 或非门组成 或 与非门组成。 这是数电教材上的或非门组成的RS锁存器 如图可见 输出是随输入随时变化的,和...
  • RS触发器(数电)

    千次阅读 2021-04-21 21:45:36
    RS触发器,也有人叫它RS锁存器,用于实现“记忆”电路状态/数据功能的东西 。问过学过数电的人,有说触发器和锁存器对信号的触发方式虽然不同但是工作原理其实一样的,触发器是边沿变化,锁存器是电平变化…但是两者...
  • 给出了具有置0、置1功能及不确定输出状态的同步RS触发器的Multisim仿真方法,即用字组产生器产生所需的各类输入信号,用四踪示波器同步显示输入信号及状态输出信号的波形,可直观描述触发器的置0、置1过程及不确定...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 8,231
精华内容 3,292
关键字:

rs触发器

友情链接: pic16f1938.zip