D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。在这里讲解边沿触发的D触发器，D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态（下一个状态）取决于CP的脉冲上升沿到来之前D端的状态，即次态Q=D。因此，它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用（即触发器的输出不变），所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态，故边沿D触发器受干扰的可能性就降低了。

D 触发器
[img]http://dl.iteye.com/upload/attachment/352382/2004545e-c0d6-32fb-9273-b065ad1840f5.jpg[/img]

一：最简D触发器
D为信号 输入端，clk为时钟控制端，Q为信号输出端。这种触发器的逻辑功能是：不论触发器原来的状态如何，输入端的数据D（无论D=0，还是D=1）都将在时钟clk的上升沿被送入触发器，使得Q=D。其特征方程可描述为Qn+1=Dn。
二：带复位端的D触发器
在D触发器的实际使用过程中，有时候需要一个复位端（也称清零端）
电路上电时，电路的逻辑处于不定状态，复位脉冲的到来将电路初始化为Q=0的状态。随后，在时钟的控制下输出端D的数据在每个时钟上升沿被置到输出端Q。
（1）同步清零代码
（2）异步清零代码
同步清零和异步清零触发器的电路代码只是在always后的敏感向量表上有所不同。对于同步清零，并不是清零信号一变化电路马上就会被置0，清零信号有效后需等待时钟的有效边沿到来后电路才会有动作，因此不应把清零信号写入敏感向量表中。而异步清零时，只要清零信号有效，电路就会马上更新，输出置0，因此对于异步电路，清零信号有必要写入敏感向量表中。

本文原创首发CSDN，链接 https://blog.csdn.net/qq_41464123/article/details/90084796 ，作者博客https://blog.csdn.net/qq_41464123 ，转载请带上本段文字，尤其是脚本之家、码神岛等平台，谢谢配合。

《电子技术》之数电部分  即将结束

今天花了一个晚上总结归纳了时序逻辑电路的相关知识

特意写个总结，以便之后需要时能够及时巩固。

 

使用教材：《电子技术》第三版 高有华



一：基本RS触发器

PS:我的目标是记住各个触发器的真值表，学会各个触发器的波形画法，下同。



以上是基本RS触发器的电路结构和逻辑结构，了解一下即可。

重点：真值表：



波形在例题9-1，总体来说就是只要R或者S其中一个变了，那么输出Q可能会发生转换，所以要重新判断，其余情况保持即可。

二：同步RS触发器



真值表：



总体来说 都是0就不变，都是1就不确定，不然看S，S是1，输出就是1，反之就是0

波形：



 三：主从RS触发器



真值表：

CP=1 保持

CP=0


			
R
			
			

			
S
			
			

			
Q
			
		

			
0
			
			

			
0
			
			

			
不变
			
		

			
0
			
			

			
1
			
			

			
1
			
		

			
1
			
			

			
0
			
			

			
0
			
		

			
1
			
			

			
1
			
			

			
不定
			
		
波形见例题9-4

本文原创首发CSDN，链接 https://blog.csdn.net/qq_41464123/article/details/90084796 ，作者博客https://blog.csdn.net/qq_41464123 ，转载请带上本段文字，尤其是脚本之家、码神岛等平台，谢谢配合。

四:JK触发器



真值表：



 五:D触发器



真值表:

 





波形见例题9-6

作业是我用钢笔做的，书写墨汁方面比较尴尬。

先是目录，作业是红色打勾部分：













另外作业不一定完全正确，如有不足之处，欢迎指出！