精华内容
下载资源
问答
  • TTL门电路

    2020-03-22 23:43:20
    TTL: 三极管逻辑电路(Transistor-Transistor-Logic) 开启电压: 硅管NPN、锗管PNP:0.5V~0.7V 锗管NPN、硅管PNP:0.2V~0.3V 【 1.双极型三极管的开关特性】 - 输入特性 - 输出特性 - 基本开关电路 - 开关等效...

    TTL: 三极管逻辑电路(Transistor-Transistor-Logic)
    开启电压:
    硅管NPN、锗管PNP:0.5V~0.7V
    锗管NPN、硅管PNP:0.2V~0.3V

    【 1. 双极型三极管的开关特性 】

    1. 输入特性

    在这里插入图片描述

    2. 输出特性

    在这里插入图片描述在这里插入图片描述

    3. 基本开关电路

    在这里插入图片描述在这里插入图片描述在这里插入图片描述

    4. 开关等效电路

    在这里插入图片描述

    5. 动态开关特性

    在这里插入图片描述

    【 2.电路结构和工作特性】

    1. 电路结构

    在这里插入图片描述
    在这里插入图片描述在这里插入图片描述

    2. 电压传输特性

    在这里插入图片描述在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    3. 输入噪声容限

    在 Vi 偏离 ViH 和 ViL 的一定范围内,Vo基本不变,在输出变化允许范围内,允许输入的变化范围称为输入噪声容限。
    在这里插入图片描述

    【 3.多余输入端的处理】

    在这里插入图片描述

    【 4.静态特性】

    1. 输入特性

    在这里插入图片描述

    2. 输出特性

    在这里插入图片描述

    【 5. 动态特性 】

    1. 传输延迟时间

    在这里插入图片描述
    原因:PN结电容( D和T的存在 ),分布电容的影响。

    2. 交流噪声容限

    当输入信号为窄脉冲,且接近于tpd时,输出变化跟不上,变化很小,因此交流噪声容限远大于直流噪声容限。

    • 正脉冲噪声容限:
      输出高电平由额定值降至2.0V时输入正脉冲的幅度
      在这里插入图片描述
    • 负脉冲噪声容限
      输出低电平由额定值上升至0.8V时输入负脉冲的幅度
      在这里插入图片描述

    3. 电源的动态尖峰电流

    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述在这里插入图片描述

    【 6.其他类型的TTL门电路】

    1. 基本门电路

    ① 与非门

    在这里插入图片描述

    ② 或非门、与或非门

    在这里插入图片描述

    ③ 异或门

    在这里插入图片描述

    2. OC门 (集电极开路的门电路)

    ① 推拉式输出电路结构的局限性

    在这里插入图片描述
    在这里插入图片描述

    ② 改进:OC门电路

    OC线TTLY=(AB)OC门:可实现线与功能的与非门TTL结构电路Y=(AB)'

    在这里插入图片描述在这里插入图片描述

    ③ OC门电路实现线与

    在这里插入图片描述在这里插入图片描述

    ④ 外加负载RL的计算

    在这里插入图片描述在这里插入图片描述在这里插入图片描述

    3. 三态输出门

    (Three state Output Gate ,TS门)
    在这里插入图片描述
    用途:
    在这里插入图片描述

    【 7. 命名 】

    在这里插入图片描述

    展开全文
  • TTL门电路与CMOS门电路引脚是否能悬空及原因解释

    万次阅读 多人点赞 2018-05-06 12:20:59
    COMS集成电路的输入阻抗很高,输入端悬空,... 对TTL门电路来说具有输入特性和负载特性,存在开门电阻Ron和关门电阻Roff,若Ri小于关门电阻,则相当于引脚接了低电平;反之,若Ri大于开门电阻,则相当于引脚接了高电...

        CMOS集成电路的输入阻抗很高,输入端悬空,会受到感应信号的干扰而误认为是有效输入信号,易出现错误的输出,故引脚不可悬空。且由于COMS的内部为MOS管,故电流非常小,所以引脚不论是接大电阻还是小电阻,都算低电平。

        对TTL门电路来说具有输入特性和负载特性,存在开门电阻Ron和关门电阻Roff,若Ri小于关门电阻,则相当于引脚接了低电平;反之,若Ri大于开门电阻,则相当于引脚接了高电平。在使用TTL与非门时,如果输入信号数比输入端少,就会有多余输入端。多余输入端若处于悬空状态就相当于接了RI=无穷的电阻,即相当与接高电位,对电路的逻辑功能无影响。但为了避免多余输入端拾取干扰,一般将多余输入端接高电平,或者与有用端并接。

    展开全文
  • TTL门电路74LS00构成的施密特触发器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • CMOS、TTL门电路基础

    2021-04-25 21:36:59
    CMOS门电路、TTL门电路基础CMOS门电路简介MOS管简介合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右...

    CMOS门电路简介

    CMOS门电路(Complementary Metal-Oxide-Semiconductor)是指利用P沟道MOS管、N沟道MOS管的互补特性设计的门电路。

    MOS管简介

    场效应管(FET)又称单极性晶体管,其仅靠半导体中的多数载流子导电得名。场效应管(FET)按工作原理主要分为结型场效应管(JFET)与绝缘栅型场效应管(MOSFET);按导电载流子类别主要分为N沟道(载流多子为电子)与P沟道(载流多子为空穴)两种。
    MOS管具体又可分为增强型、耗尽型两种,即MOS管共四种增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS。

    增强型MOS管

    如图为N沟道增强型MOS管。衬底为低掺杂的P型衬底引出一脚为B,再制作出两个高掺杂的N区,并引出两个电极源极(s)、漏极(d),半导体上制作一层二氧化硅绝缘层,并在之上制作一层金属铝引出栅极(d)。

    与三极管不同,源极s与漏极d并无大的区别,因此MOS管具有很强的对称性;通常使用时,将源极s与衬底b连接。
    在这里插入图片描述
    正常情况下,s、d之间为两个背向PN结即使加压也不存在导电沟道,通过在g、s(b)之间施加正向电压,促使P型衬底靠近SiO2的部分空穴下移,留下不能移动的负离子区,形成耗尽层;当Ugs继续增大,一方面耗尽层增宽,另一方面将衬底的自由电子吸引到耗尽层与绝缘层间形成N沟道,成为反型层。反型层成为漏极s与源极d之间的导电通道。使得反型层刚好形成的电压Ugs成为开启电压Ugs(th)。
    在这里插入图片描述
    当Ugs>Ugs(th)为一个确定值时,在d、s之间加正向电压即产生漏极电流,同时使耗尽层倾斜,导流能力降低,此时整个反型层类似于一个可变电阻器;当Uds=Ugs-Ugs(th)时,耗尽层刚好达到SiO2,形成预夹断;此时Uds继续增大,夹断区随之延长且增大的Uds几乎全部用来克服夹断区对漏极电流的阻力,宏观特征表现为电流Id几乎不随Uds变化,仅有Ugs的大小有关,管子进入恒流区。
    在这里插入图片描述
    特性曲线如图:
    在这里插入图片描述
    夹断区(截止区):Ugs<Ugs(th) 此时反型层未开启,整体截止
    可变电阻区(线性区):Ugs>Ugs(th) Uds<Ugs-Ugs(th) 此时Ugs确定、反型层形成,Id与Uds成线性变化可视为可变电阻。
    恒流区(饱和区):Ugs>Ugs(th) Uds>Ugs-Ugs(th) 此时夹断区形成,Id仅与Ugs的大小有关。

    PS注意:MOS管饱和区与三极管的饱和区不同!!

    耗尽型MOS管

    耗尽型MOS管与增强型MOS管不同之处在于其本身自带反型层,相应的调整Ugs即可控制反型层的宽度,在此基础上施加Uds即可产生漏极电流及夹断。N沟道耗尽型MOS管如图。
    在这里插入图片描述
    特征曲线如图:
    在这里插入图片描述
    以上均为N沟道MOS管,P沟道MOS管即衬底为N型衬底,导电沟道为P型沟道,此时需要在栅极g与源极s(衬底b)之间加负电压以促使P沟道的形成,Ugs<0。

    CMOS门电路

    CMOS反相器

    以增强型MOS管为例,将一个P沟道MOS管和N沟道MOS管串联,其中栅极g共接输入电压Vi,PMOS的源极s及衬底接正电压VDD,NMOS的源极s及衬底接低,两个管子的漏极d共接并引出输出电压Vo(VDD > 两个管子的开启电压绝对值之和)。
    在这里插入图片描述
    当Vi=VDD(高电平时)T1管子Vgs约等于0,T2管Vgs约等于VDD大于开启电压,因此T2导通Vo约等于0,输出低电平;当Vi=0(低电平时)T2管子Vgs约等于0,T1管Vgs的绝对值约等于VDD大于开启电压的绝对值,因此T1导通Vo约等于VDD,输出高电平。实现反相器功能。
    在这里插入图片描述
    通常T1、T2采用近乎完全相同的工艺,电压传输特性AB段,对应输入低电平,输出高电平,此时T1导通,T2截止;电压传输特性CD段,对应输入高电平,输出低电平,此时T2导通,T1截止;当处于BC段时,会出现T1、T2同时导通的情况,因为工艺相同,因此发生转折的阈值电压为1/2VDD,由于T1、T2全部导通因此会产生很强的瞬时电流。而在AB、CD区由于其中一支管子截止,因此电流极小。

    CMOS器件应尽量避免管子长期工作在BC段,CMOS电路的功耗主要由电流峰值处产生,越高频率的数字电路功耗也会相应增加。

    其他CMOS门

    与非门、或非门

    在这里插入图片描述
    CMOS门电路中的NMOS管负责拉低,而PMOS管负责拉高(设计原则),在真值表上体现为NMOS管负责Y=0,而PMOS管负责Y=1。PMOS管部分与NMOS管完全对称取反,如与非门:单看NMOS部分表达式为Y=(A·B)’,单看PMOS为Y=A‘+B’,二者取反相等。

    带缓冲器的门电路

    带缓冲器的门电路:上述门电路存在输出电阻R0收输入端状态的的影响的问题。设每个MOS管内阻为R,当AB=1时,输出电阻R0=2R;A|B=0时,R0=1/2*R;A(B)=1、B(A)=0时,R0=R。门电路前端的输出相对于后端可近似为电压源,因此希望电压源内阻不变。在门电路每个输入输出端增加一层反相器进行缓冲,此时逻辑功能发生变化,但输出电阻稳定。
    在这里插入图片描述

    OD门

    在这里插入图片描述
    在CMOS电路中,为了满足输出电平变换、吸收大负载电流以及实现线与接等需要,有时将输出级电路结构改为一个漏极开路输出的 MOS 管,构成漏极开漏输出门电路(OD门),与TTL OC门电路类似

    通过NMOS管漏极引出电阻接入VDD2,可将高电平1对应的电压由VDD1改为VDD2,实现高电平转换;另一个优点在于可以实现线与逻辑。

    常规门电路无法实现线与,这是因为如果将两个门电路输出,直接线接在一起,理论上Y1=1,Y2=0时,输出为0,而实际上,当一个为1,一个为0时,总的输出直接由Y1=1的VDD经PMOS管输出并流入另一个Y2=0的NMOS管至地,产生瞬间的强电流(参考电流特性曲线)且这一持续时间较电流特性曲线的强电流时间长的多,会瞬间击穿两个门电路造成永久损坏。
    在这里插入图片描述

    三态门

    三态门:EN’为0时,Y=A‘,EN’为1时,T1、T2同时截止,Y无输出为高阻态,此时整个门电路为阻值近乎无穷的电阻,实现了物理连接不断,而电气连接中断的作用。
    在一些比较复杂的数字系统(例如微型计算机)当中,为了减少各个单元之间的连线数目,希望能用同一条导线分时传递若干个门电路的输出信号。这时可采用图3.3.41所示的连接方式。图中的G 、G、…、G。均为三态输出反相器,只要工作过程中控制各个反相器的EN端轮流等于1,而且任何时候仅有-个等于1,就可以轮流地把各个反相器的输出信号送到公共的传输线——总线上,而互不干扰。这种连接方式称为总线结构。
    在这里插入图片描述
    在这里插入图片描述

    TTL门电路简介

    TTL是三极管—三极管逻辑(Transistor-Transistor Logic)的简称。

    双极性三极管简介

    一个独立的双极型三极管由管芯、三个引出电极和外壳组成。三个电极分别称为基极( base) ,集电极( collector)和发射极(emitter)。外壳的形状和所用材料各不相同。管芯由三层P型和N型半导体结合在一起而构成,有NPN型和PNP型两种,它们的示意图如图。因为在工作时有电子和空穴两种载流子参与导电过程,故称这类三极管为双极型三极管(BipolarJunction Transistor ,简称BJT)。

    三极管很熟悉就不赘述了,TTL主要用到了三极管的截止区与饱和区两极,模拟电子技术中主要用到的是放大区(ic随ib的增大近似呈比例β增大)。
    在这里插入图片描述
    在这里插入图片描述
    截止区:基极—发射极电压小于PN结开启电压且集电结反偏时,三极管处于截止区,此时整个三极管几乎无电流,也就是处于断路状态。
    放大区:发射结正偏,集电结反偏时,三极管处于放大区,此时三极管的输出电流ic几乎不随Uce的变化而变化,仅与输入电流ib呈β倍放大。
    饱和区:发射结、集电结均正偏,此时电流ic不在随ib呈β倍增长而是趋向于饱和,此时Uce等于Uces(饱和压降)约为0.2V,集电极与发射极近似通路,三极管可以看作导线通路。

    tips:
    与MOS管区别,三极管输出特性曲线最左边是饱和区,MOS为可变电阻区(线性区);三极管输出特性曲线右边水平区为放大区,MOS管为恒流区(饱和区)。二者工作原理不同。

    三极管开关特性

    在这里插入图片描述
    当Vi<Uon(二极管开启电压)时,三极管处于截止状态,Ib约等于0,Ic约等于0,此时Vo输出高电平Vcc;当Vi>Uon时,发射结导通,此时处于放大区,Ic约等于βIb,Vo=Vcc-IcRc=Vcc-βIbRc,而Ib=(Vi-Uon)/Rb,说明输出电压Vo随着Vi的增大而减小,当Vi接近于Vcc,三极管上的压降接近于0,Uce=Uces(饱和导通压降)约等于0.2V,此时三极管处于深度饱和状态,Vo=Uces约等于0,输出低电平。
    动态开关特性表现出接近于反相器的特性。
    在这里插入图片描述

    三极管反相器

    在这里插入图片描述
    如图为实用三极管反相器电路图,通过引入负电压Vee及电阻R2,保证了当输入电压Vi即使略微大于0,发射极电压也能为负电压,保证了三极管的可靠截止以输出高电平Vcc;输入电压为高电平时,应保证三极管处于深度饱和状态才能输出低电平,电路参数需选择合适保证基极电流Ib>深度饱和基极电流Ibs。

    TTL门电路

    TTL反相器

    在这里插入图片描述
    设定输入信号VL=0.2V,VH=3.4V,PN结开启电压Uon=0.7V。
    当Vi=VL时:此时T1管基极上拉置Vcc,发射极为Vi,发射结必然导通,导通后基极电压被钳位在Uon+Vi=0.9V,T1的集电结导通,而T1集电极电阻Rc可以看作R2与T2管集电结反向电阻之和,阻值非常大,因此T1工作在深度饱和状态。由于T1集电极(T2基极)电压约等于0,因此T2发射结截止,集电结反偏,T2、T5管截止,T4管瞬时基极电压约等于Vcc,T4管发射结导通,处于射级跟随状态,(因为T5截止,所以T4管发射结相当于接入一个无穷大的电阻,因此T4管的输入电阻无穷大,Ib电流约等于0,R2上的压降约等于0),输出电压Vo=Vcc-Ur2-Ube-Ud2=3.6-Ur2 约等于3.4V输出高电平VH。

    当Vi=VH时:初始时,Vb1 = Vi + Uon = 4.1V,此时驱动T2、T5发射结导通,因此T5基极电压为0.7V,T2基极电压为1.4V,T1基极电压实际被钳位在2.1V,不会是4.1V。T2进入饱和导通状态,Vc2=0.9V,而T4发射结及D2需要1.4V的驱动,因此T4截止,T5导通的情况下Vo=Vc5=Uces=0.2V,输出VL低电平。

    电压传输特性曲线

    在这里插入图片描述
    AB段:Vi<0.6V时,T1基极电压<1.3V,不足以驱动T2发射结导通,因此T2、T5处于截止状态,Vo=Vo=Vcc-Ur2-Ube-Ud2=3.6-Ur2 约等于3.4V输出高电平VH;

    BC段:0.7<Vi<1.3V时,此时T1基极电压为1.4~2.1V,T2发射结导通,而T5发射结截止,T2工作在放大区随着Vi的升高,Vc2和Vo线性下降

    CD段:当Vi增加到1.4V左右时,T1基极电压为2.1V,T2、T5导通,T4截止,输出电压急剧下降到0V

    DE段:Vi继续增大,T1基极电压被钳位在2.1V,输出电压稳定在0V。

    输入特性曲线

    在这里插入图片描述
    对于输入端来说T2、T5可以看作是两个二极管,因为T1管基极电压是用来驱动T2、T5两个管子的发射结部分,等效为左图。当Vi<0V,T1发射结正偏表现出二极管输入特性曲线,Vi处于0~1.3V,T1管Ube>0,因此电流流向还为负,电流值逐渐减小,当Vi>1.4V,T1基极电压被钳位在2.1V,Ube<Uon,电流i为PN结反向偏置的漏电流,其中当Vi>2.1V时,Ube<0 ,Uce>0,三极管处于放大状态的倒置状态,电流放大系数β约等于0,电流仍为漏电流。

    高电平输出特性曲线

    在这里插入图片描述
    高电平输出时,T4处于放大区而T5截止,等效图如图。RL为负载电阻,当负载电流IL稍微增大时,此时T4仍处于放大区,即Vo=Vcc-1.4-Ur2,输出电压保持不变,但是Ic随着IL逐渐增大,R4上的压降逐渐增大;当IL继续增大到一定值使得T4集电极电压<基极电压时,T4进入饱和导通状态,此时Vo=Vcc-IL*R4-0.2-0.7,呈线性随着IL的增大Vo减小。

    低电平输出特性曲线

    在这里插入图片描述
    低电平输出时,T4处于截止区而T5导通,等效图如图。T5饱和导通时,Rbe内阻极小,因此低电平输出随着IL增大仅稍微线性增大。

    输入端负载特性曲线

    在这里插入图片描述
    这里仅考虑Vi是由Vcc分压而来,不考虑外加Vi的情况。
    输入端连接负载Rp,Vi = (Rp/(R1+Rp)*(Vcc-Ube)),当Rp << R1时,Vi随着Rp线性增大,当Vi>1.4V时,T1基极电压被钳位在2.1V,Vi被钳位在1.4V,不会随Rp增大而增大。
    tip:如果门电路输入端浮空,无输入,相当于接了一个电阻无穷大的Rp,Rp分压为Vcc,该输入端口为1

    展开全文
  • TTL门电路及CMOS集成芯片介绍,学习电路,详细具体。
  • TTL门电路组成的电容正反馈多谐振荡器基本电路如图10.2.1所示。它是两级TTL与非门由电容C构成正反馈的电路。 在多谐振荡器工作过程中,主要依靠电容C的充、放电,引起d点电位vd的变化。当vd达到TTL门阈值电压Vth...
  • TTL门电路与CMOS门电路

    千次阅读 多人点赞 2017-04-26 00:00:50
    TTL和CMOS门电路的区别:  1. TTL和带缓冲的TTL信号 输出高电平>2.4V,输出低电平=2.0V,输入低电平  2. CMOS电平:   1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。而且具有很宽的噪声容限。   3. ...
    TTL和CMOS门电路的区别:

          1. TTL和带缓冲的TTL信号 输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。 
         2. CMOS电平: 
           1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。而且具有很宽的噪声容限。 
         3. 电平转换电路: 
           因为TTL和COMS的高低电平的值不一样(ttl 5v<==>cmos 3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压,没有什么高深的东西。
         4. OC门,即集电极开路门电路,OD门,即漏极开路门电路,必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载,所以又叫做驱动门电路。 
         5. TTL和COMS电路比较: 
           1)TTL电路是电流控制器件,而coms电路是电压控制器件。 
           2)TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。COMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常现象。 
           3)COMS电路的锁定效应: 
           COMS电路由于输入太大的电流,内部的电流急剧增大,除非切断电源,电流一直在增大。这种效应就是锁定效应。当产生锁定效应时,COMS的内部电流能达到40mA以上,很容易烧毁芯片。 
           防御措施: 1)在输入端和输出端加钳位电路,使输入和输出不超过不超过规定电压。 
                             2)芯片的电源输入端加去耦电路,防止VDD端出现瞬间的高压。 
                             3)在VDD和外电源之间加线流电阻,即使有大的电流也不让它进去。 
                             4)当系统由几个电源分别供电时,开关要按下列顺序:开启时,先开启COMS电路得电源,再开启输入信号和负载的电源;关闭时,先
                               关闭输入信号和负载的电源,再关闭COMS电路的电源。 
           6. COMS电路的使用注意事项 
                 1)COMS电路时电压控制器件,它的输入总抗很大,对干扰信号的捕捉能力很强。所以,不用的管脚不要悬空,要接上拉电阻或者下拉电阻,
                    给它一个恒定的电平。 
                 2)输入端接低内组的信号源时,要在输入端和信号源之间要串联限流电阻,使输入的电流限制在1mA之内。 
                 3)当接长信号传输线时,在COMS电路端接匹配电阻。 
                 4)当输入端接大电容时,应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。 
                 5)COMS的输入电流超过1mA,就有可能烧坏COMS。 
           7. TTL门电路中输入端负载特性(输入端带电阻特殊情况的处理): 
                 1)悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。 
                 2)在门电路输入端串联10K电阻后再输入低电平,输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知,只有在输
                   入端接的串联电阻小于910欧时,它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就一直呈现高电平。这个一定要注
                   意。COMS门电路就不用考虑这些了。 
           8. TTL电路有集电极开路OC门,MOS管也有和集电极对应的漏极开路的OD门,它的输出就叫做开漏输出。OC门在截止时有漏电流输出,那就是漏电流,为什么有漏电流呢?那是因为当三机管截止的时候,它的基极电流约等于0,但是并不是真正的为0,经过三极管的集电极的电流也就不是真正的 0,而是约0。而这个就是漏电流。开漏输出:OC门的输出就是开漏输出;OD门的输出也是开漏输出。它可以吸收很大的电流,但是不能向外输出的电流。所以,为了能输入和输出电流,它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。 
           9. 什么叫做图腾柱,它与开漏电路有什么区别? 
           TTL集成电路中,输出有接上拉三极管的输出叫做图腾柱输出,没有的叫做OC门。因为TTL就是一个三级关,图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式输出,高电平400UA,低电平8MA
          TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。 
    TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的,首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低,另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路;再者,计算机处理器控制的设备内部的数据传输是在高速下进行的,而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下,是采用并行数据传输方式,而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题,这些问题对可靠性均有影响;另外对于并行数据传输,电缆以及连接器的费用比起串行通信方式来也要高一些。        10. 闲置引脚处理:
             1)CMOS数字电路的空闲引脚,应该根据CMOS数字电路的种类、引脚的功能和电路的逻辑要求,分 不同的情况进行处理。
                1. 对于多余的输出端一般应该悬空;
                2. 对于一个集成块中多余不用的门电路或触发器,应该将其所有的输入端接地(或接正电源Vcc);
                3. 对于与门、与非门多余的输入端,可将其接正电源Vcc;也可将其与使用中的输入端并接在一起使用;
                4. 对于或门、或非门多余的输入端,可将其接地;也可将其与使用中的输入端并接使用;
                5. 对于触发器、计数器、译码器、寄存器等数字电路不用的输入端,应该根据电路逻辑功能的要求,将其接正电源Vcc或接地。例如:对于不用  
                  的清零端R(“1”电平清零)应将其接地;而对于不用的清零端R(“0”低电平清零)则应将其接正电源Vcc.  
       2)TTL集成门电路使用时,对于闲置输入端(不用的输入端)一般不悬空,主要是防止干扰信号从悬空输入端引入电路。对于闲置输入端的处理以不改变电路逻辑状态及工作稳定为原则。常用的方法有以下几种:
          (1) 与非门的闲置输入端可直接接电源电压VCC,或通过1~10kΩ的电阻接电源VCC。
       (2)如前级驱动能力允许时,可将闲置输入端与有用输入端并联使用。
       (3)在外界干扰很小时,与非门的闲置输入端可以剪断或悬空,但不允许接开路长线,以免引入干扰而产生逻辑错误。
       (4)或非门不使用的闲置输入端应接地,对与或非门中不使用的与门至少有一个输入端接地


    上拉电阻下拉电阻的总结-转载

          上拉电阻:
            1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
            2、OC门电路必须加上拉电阻,才能使用。
            3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
            4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
            5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
            6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
            7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
    上拉电阻阻值的选择原则包括:
           1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
           2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
           3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑
    以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 
    对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:
           1. 驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。
           2. 下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。
           3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
           4. 频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

    下拉电阻的设定的原则和上拉电阻是一样的。
           OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。
    选上拉电阻时:
           500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值,再小就拉不下来了。如果输出口驱动电流较大,则阻值可减小,保证下拉时能低于0.8V即可。
           当输出高电平时,忽略管子的漏电流,两输入口需200uA
    200uA x15K=3V即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值,再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列
    设计时管子的漏电流不可忽略,IO口实际电流在不同电平下也是不同的,上述仅仅是原理,一句话概括为:输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输入口,高于低电平门限值就不可靠了)                                      

    在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。 
    1. 电阻作用: 
           1)接电组就是为了防止输入端悬空 
           2)减弱外部电流对芯片产生的干扰 
           3) 保护cmos内的保护二极管,一般电流不大于10mA 
           4 )上拉和下拉、限流 
           5)改变电平的电位,常用在TTL-CMOS匹配 
           6) 在引脚悬空时有确定的状态 
           7)增加高电平输出时的驱动能力。 
           8)为OC门提供电流 

    l 那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加上拉电阻。 
    l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之, 
    l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通! 

    2、定义: 
    l 上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理! 
    l 上拉是对器件注入电流,下拉是输出电流 
    l 弱强只是上拉电阻的阻值不同,没有什么严格区分 
    l 对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 

    3、为什么要使用拉电阻: 
    l 一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。 
    l 数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定! 
    l 一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗: 
    比如:当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入。 
    l 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是用来吸收电流的,也就是你同学说的灌电流
    展开全文
  • TTL门电路是三极管-三极管逻辑的简称,在数电中,我们也经常利用三极管的开关特性 在数电中,我们想让三极管工作在截止区或者饱和区 工作在截止区时,就有:uBE<uonu_{BE} < u_{on}uBE​<uon​,为了使...
  • 内容:1 TTL扩展门电路—— 用TTL与非门构成的其它门电路 1.1 非门 1.2 TTL与非门扩展的与门 1.3 TTL与非门扩展的与或非门和或非门 1.4 TTL与非门扩展的或门 1.5 TTL扩展异或门 1.6 TTL输出管集电极开路门(OC门) 1.7...
  • 3.4 TTL门电路1. 双极性三极管的开关特性(静态)图1在数字电路中,三极管作为开关元件,主要工作在饱和和截止两种开关状态,放大区只是极短暂的过渡状态。2. 三极管的开关时间(动态特性)图2(1) 开启时间ton :三极管...
  • 国外高手用TTL门电路做的CPU! 这次个电路图、原理图、和元件清单上来!
  • TTL门电路的逻辑功能和特性测试 在系统电路设计时,往往要用到一些门电路,而门电路的一些特性参数的好坏,在很大程度上影响整机工作的可靠性。
  • 单片机六路抢答器设计(用TTL门电路)实现外部输入
  • TTL反相器——TTL门电路的一种

    千次阅读 2018-05-02 18:56:25
    反相器分为TTL反相器和CMOS反相器。TTL反相器是TTL的基本环节。ttl集成逻辑门电路的输入和输出结构均采用半导体三极管,所以称晶体管-晶体管逻辑门电路,简称TTL电路一、三极管的基本开关电路二、三极管反相器...
  • 今天牟浩给大家带来数电系列的仿真,用Multisim仿真数电TTL门电路(对于真值表的种情况进行仿真) 在这里插入图片描述
  • 《数字技术》 连载10:  第2章 数字器件  第8节 TTL 门电路
  • 这是一个名字叫Bill Buzbee的朋友用200多块74系列的TTL集成电路通过纯手工制造的CPU。 这款“家酿”CPU可以支持完整的硬件地址转换、内存映射IO和DMA,并且支持多进程,主频“高达”3MHz;该CPU采用8位地址总线,每...
  • CMOS,TTL门电路多与输入端如何处理

    千次阅读 多人点赞 2017-03-19 17:47:30
    CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作? 一、CMOS门电路 CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它各极...
  • 通过简单的原理阐释,TTL的基本构成,是一篇科普知识文章。
  • 从不同的TTL 负载的结构出发, 讨论了与非门及或非门两种情况下扇出系数的计算方法。对初学者深入理解教科书及科技人员设计数字逻辑电路有一定的指导意义。
  • 截止区电流为0,相当于断开 vCEv_{CE}vCE​比较小时处于饱和区,阈值约为0.6-0.7V,深度饱和时电压小于0.2V 三极管基本开关电路: v1低电平( v1≤vONv_1 \le v_{ON}v1​≤vON​)时工作在截止区,相当于断开,输出...
  • http://www.elecfans.com/dianlutu/LED/20140909353283.html
  • 展开全部可参考数电中TTL集成线路输入端负载特性。简要说:R>2.5K欧 输入相62616964757a686964616fe4b893e5b19e31333433653964当于1;R<0.7K欧输入相当于0;R在这两者之间,一般不允许。TTL输入端如果不用,也...
  • (悬空断开)这个高电压(高电平),是自己产生的!...真实地接一个高电平信号,会对后接电路产生驱动和作用,产生影响;不接信号,哪来因素对后面电路产生作用力影响力呢? ----电路没学好,能点拨一下吗?
  • TTL集成门电路

    多人点赞 2019-04-18 15:27:00
    一、TTL集成门电路的结构1.总体结构 所谓TTL就是transistor transistor logic,就是说是由晶体管和晶体管之间构成电路。 2.TTL集成门电路典型输入级形式 1)二极管与门输入 2)二极管或门输入 3)单发射...
  • 目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.漏极开路输出门电路(OD)5.集电极开路输出门电路(OC)6.CMOS和TTL对比 1.TTL门电路输入端 1.输入悬空=输入高电平 因为这时可以看作是输入端接了一个...
  • 文章目录A TTL集成门电路A.a TTL集成门电路的结构A.a.a 典型输入级形式A.a.b 典型中间级形式A.a.c 典型输出级形式A.b 几种典型的TTL集成门电路A.b.a TTL反相器电路A.b.b TTL集成与非门A.b.c TTL集成或非门A.b.d TTL...
  • TTL集成门电路逻辑变换
  • TTL和CMOS门电路

    2012-05-20 22:50:35
    TTL和CMOS门电路,介绍TTL和CMOS门电路

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 670
精华内容 268
关键字:

ttl门电路