精华内容
下载资源
问答
  • 与其他我看过的计算机组成原理书籍相比,《计算机组成与系统结构》一书中的文字更简洁和准确,阅读可能需要一定的计算机基础知识。 另外,现在CSDN下载积分几乎只能通过别人下载资源来获取了,加上自身觉得资源不错...
  • 计算机组成与系统结构
  • 高清pdf计算机组成与系统结构-袁春风
  • 普通高等教育“十一五” 国家级规划教材 02318 计算机组成与系统结构 袁春风
  • 西工大计算机组成与系统结构实验课所需代码,可以通过测试,并且代码完整,注释清楚,有很好的学习参考价值。
  • 计算机组成与系统结构教学PPT 袁春风著 .
  • 计算机组成与系统结构习题答案总结,还是很详细的,对组恶习很有帮助
  • 计算机组成与系统结构课程设计》是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其目的是综合运用所学计算机原理知识,设计并实现一台模型...
    
    

     

    计算机组成与系统结构课程设计

     

    一、本课程设计的性质、目的、任务  

    《计算机组成与系统结构课程设计》**计算机组成与系统结构课程设计**

    一、本课程设计的性质、目的、任务

    《计算机组成与系统结构课程设计》是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其目的是综合运用所学计算机原理知识,设计并实现一台模型计算机,以便巩固所学的知识,提高分析问题和解决问题的能力。

    二、本课程设计的基本理论

    1、掌握算术、逻辑、移位运算实验,熟悉ALU运算控制位的运用。

    2、掌握存储器组织、读写方式及与总路线组成的数据通路,掌握地址总线、数据总线的工作原理。

    3、掌握指令结构和指令取指、执行工作过程。

    4、掌握CPU的微程序控制原理。

    三、题目

    综合运用所学计算机原理知识,设计并实现具有以下16条指令的指令集结构的模型计算机:

    编号

    助记符

    机器指令码

    说明

    0

    SUB Rd,Rs

    0000 RdRs

    Rd-Rs→Rd

    1

    ADD Rd,Rs

    0001 RdRs ?

    Rd+Rs→Rd

    2

    AND Rd,Rs

    0010 RdRs

    Rd&Rs→Rd (Rd和Rs相与)

    3

    DEC Rd

    0011 Rd00

    将Rd值减1

    4

    CLR Rd

    0100 Rd00

    将Rd清零

    5

    RL Rd

    0101 Rd00

    Rd循环左移一位

    6?

    RR Rd

    0110 Rd00

    Rd循环右移一位

    7

    MOV Rd,Rs

    0111 RdRs

    Rs→Rd

    8

    LDI Rd,*

    1000 Rd00 XXXXXXXX

    将指令中的立即数(第二字节)送入Rd

    9

    OUT IOH,Rs

    1001 00Rs

    Rs→i/o(数据开关)高字节

    10?

    LDA Rd,M

    1010 Rd00 XXXXXXXX XXXXXXXX

    [M] →Rd

    11?

    STA M,Rs

    1011 00Rs XXXXXXXX XXXXXXXX

    Rs→[M]

    12

    JMP M

    1100 0000 XXXXXXXX XXXXXXXX

    [M]→PC,即跳转到M所指单元

    13

    JZ M

    1101 0000 XXXXXXXX XXXXXXXX

    当Z=1时,跳转到M所指单元

    14

    JC M

    1110 0000 XXXXXXXX XXXXXXXX

    当CY=1时,跳转到M所指单元

    15

    HALT

    1111 0000

    停机

    设计提示:

    1、上表中,机器指令码的高4位为指令操作码,M为16位存储器地址, Rs为源寄存器,Rd为目的寄存器,占2位,并规定:

    Rs或Rd

    选定的寄存器

    00 01 10 11
    R0 R1 R2 R3

    2、在微程序中,微地址001为取指,微指令为BF FB F8。

    3、各指令指行阶段微程序入口地址的确定方式:

    微地址位号

    10 9

    8 7 6 5

    4 3 2 1 0

    内容

    1 1

    IR7~IR4

    0 0 0 0 0

    例如,第5条指令”RL Rd” 的指令码为0101 Rd00 则指令码的高4位IR7~IR4为0101,由上表知,微程序入口微地址为: 11 0101 00000 ,即6A0H。

    4、主要步骤:

    (1)按照第3点的方法,给出所有16条指令的微程序入口微地址;

    (2)通过分析每条指令的功能明确其的微程序流程,可参考实验指导书图3-4-1、图3-2-2、图3-3-1;

    (3)写出每条微指令的微命令,即24个微控制位信号,可参考实验指导书表3.4.1、表3.2.1、表3.3.1和“微控制器编程手册”第2章。

    (4)建议采用逐条指令设计实现的方式,一条实现并用汇编语句测试通过后(指令功能、下址顺序均正确)再进行下一条的设计。

    5、检查

    模型计算机设计完成后,用所给的测试程序check_1.asm(测12条非转移指令)和check_2.asm(测3条转移指令)检查正确性。检查方法:在测试程序中#load s本人的.IS微指令程序,实验箱电源关闭重启并连接,装载后选择“运行”或“单步”执行。

    check_1.asm运行的正确结果为:寄存器R0R1R2R3分别显示00112233,IOH显示33。

    check_2.asm运行的正确结果为:寄存器R0R1R2R3分别显示00112233,如果显示EE则执行有错误。

    check1.asm程序的运行结果

    check2.asm程序的运行结果

    四、基本要求

    1、独立完成;

    2、严格按上述指令集格式要求设计出模型机,实现各项功能,格式不得有任何改动;

    3、运行老师指定的检测程序,检验所设计的模型机工作是否正常;

    4、回答老师提问;

    5、完成课程设计报告。

    五、参考资料

    1、无锡达爱思科教仪器厂自编.《十六位体系结构计算机组成原理实验指导书(第三版)》。重点学习“复杂模型机的设计与实现”(3.4节),参考“分段模型机的设计与实现”(3.2节)、“带移位运算的模型机的设计与实现”(3.3节)。

    2、《计算机组成原理微控制器编程手册》。

    3、《计算机组成与系统结构》,袁春风著。

    六、课程设计报告的内容

    1、报告封面

    2、课程设计的性质、目的、任务

    3、课程设计的基本理论

    4、课程设计的题目

    5、画出微程序流程图(树型图)

    6、填写所设计的模型机微指令表(只填写有微指令的相关行):

    微址00002)1)

    M23

    M22

    M21

    M20

    M19

    M18

    M17

    M16

    代码

    M15

    M14

    M13

    M12

    M11

    M10

    M9

    M8

    代码

    M7

    M6

    M5

    M4

    M3

    M2

    M1

    M0

    代码

    后续微址

    说明

    E/M

    IP

    MWR

    R/M

    o2

    o1

    O0

    OP

    M

    CN

    S2

    S2

    S0

    X2

    X1

    X0

    XP

    W

    ALU

    Iu

    IE

    IR

    Icz

    Ids

    7、列表说明检测的机器指令程序,包括每个语句的地址、指令代码、助记符(即汇编语句)、功能说明。

    8、运行检测程序后的结果图片。

    9、存在的问题及体会

    七、考核标准

    1、符合以下之一者,不论完成如何,成绩为不及格:①抄袭,②缺席两次或以上,③不交课程设计报告,④完成三分之一以下指令。

    2、全部实现所有指令集,检测程序check_1和check_2均通过,为独立完成者,并能正确回答问题,成绩为优;

    3、实现并调通三分之二以上的指令,检测程序check_1通过,为独立完成者,成绩为良;

    4、实现并调通二分之一的指令,通过部分检测,并为独立完成者,成绩为中;

    5、实现并调通三分之一的指令,并为独立完成者,成绩为及格。是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其目的是综合运用所学计算机原理知识,设计并实现一台模型计算机,以便巩固所学的知识,提高分析问题和解决问题的能力。

     

    二、本课程设计的基本理论

    1、掌握算术、逻辑、移位运算实验,熟悉ALU运算控制位的运用。

    2、掌握存储器组织、读写方式及与总路线组成的数据通路,掌握地址总线、数据总线的工作原理。

    3、掌握指令结构和指令取指、执行工作过程。

    4、掌握CPU的微程序控制原理。

     

    三、题目

    综合运用所学计算机原理知识,设计并实现具有以下16条指令的指令集结构的模型计算机:

    编号

    助记符

    机器指令码

    说明

    0

    SUB  Rd,Rs

    0000 RdRs 

    Rd-Rs→Rd

    1

    ADD  Rd,Rs

    0001 RdRs  ?

    Rd+Rs→Rd

    2

    AND  Rd,Rs

    0010 RdRs 

    Rd&Rs→Rd (Rd和Rs相与)

    3

    DEC Rd

    0011 Rd00

    将Rd值减1

    4

    CLR Rd

    0100 Rd00

    将Rd清零

    5

    RL  Rd

    0101 Rd00  

    Rd循环左移一位

    6?

    RR  Rd

    0110 Rd00

    Rd循环右移一位

    7

    MOV Rd,Rs 

    0111 RdRs

    Rs→Rd

    8

    LDI  Rd,*

    1000 Rd00   XXXXXXXX

    将指令中的立即数(第二字节)送入Rd

    9

    OUT  IOH,Rs

    1001 00Rs

    Rs→i/o(数据开关)高字节

    10?

    LDA  Rd,M

    1010 Rd00   XXXXXXXX   XXXXXXXX

    [M] →Rd

    11?

    STA  M,Rs

    1011 00Rs   XXXXXXXX   XXXXXXXX

    Rs→[M]

    12

    JMP M

    1100 0000  XXXXXXXX   XXXXXXXX

    [M]→PC,即跳转到M所指单元

    13

    JZ M

    1101 0000  XXXXXXXX   XXXXXXXX

    当Z=1时,跳转到M所指单元

    14

    JC M

    1110 0000  XXXXXXXX   XXXXXXXX

    当CY=1时,跳转到M所指单元

    15

    HALT

    1111 0000

    停机

     

    设计提示:

    1、上表中,机器指令码的高4位为指令操作码,M为16位存储器地址, Rs为源寄存器,Rd为目的寄存器,占2位,并规定:

    Rs或Rd

    选定的寄存器

    00

    01

    10

    11

    R0

    R1

    R2

    R3

    2、在微程序中,微地址001为取指,微指令为BF FB F8。

    3、各指令指行阶段微程序入口地址的确定方式:

    微地址位号

    10   9

    8   7  6   5

    4  3  2  1  0

    内容

    1    1

    IR7~IR4

    0  0  0  0  0

    例如,第5条指令”RL  Rd”  的指令码为0101 Rd00  则指令码的高4位IR7~IR4为0101,由上表知,微程序入口微地址为: 11 0101 00000 ,即6A0H。

    4、主要步骤:

    (1)按照第3点的方法,给出所有16条指令的微程序入口微地址;

    (2)通过分析每条指令的功能明确其的微程序流程,可参考实验指导书图3-4-1、图3-2-2、图3-3-1;

    (3)写出每条微指令的微命令,即24个微控制位信号,可参考实验指导书表3.4.1、表3.2.1、表3.3.1和“微控制器编程手册”第2章。

    (4)建议采用逐条指令设计实现的方式,一条实现并用汇编语句测试通过后(指令功能、下址顺序均正确)再进行下一条的设计。

    5、检查

    模型计算机设计完成后,用所给的测试程序check_1.asm(测12条非转移指令)和check_2.asm(测3条转移指令)检查正确性。检查方法:在测试程序中#load s本人的.IS微指令程序,实验箱电源关闭重启并连接,装载后选择“运行”或“单步”执行。

    check_1.asm运行的正确结果为:寄存器R0R1R2R3分别显示00112233,IOH显示33。

    check_2.asm运行的正确结果为:寄存器R0R1R2R3分别显示00112233,如果显示EE则执行有错误。

           
     

    check1.asm程序的运行结果

     
     

     

    check2.asm程序的运行结果

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

    四、基本要求

    1、独立完成;

    2、严格按上述指令集格式要求设计出模型机,实现各项功能,格式不得有任何改动;

    3、运行老师指定的检测程序,检验所设计的模型机工作是否正常;

    4、回答老师提问;

    5、完成课程设计报告。

     

    五、参考资料

    1、无锡达爱思科教仪器厂自编.《十六位体系结构计算机组成原理实验指导书(第三版)》。重点学习“复杂模型机的设计与实现”(3.4节),参考“分段模型机的设计与实现”(3.2节)、“带移位运算的模型机的设计与实现”(3.3节)。

    2、《计算机组成原理微控制器编程手册》。

    3、《计算机组成与系统结构》,袁春风著。

     

    六、课程设计报告的内容

    1、报告封面

    2、课程设计的性质、目的、任务

    3、课程设计的基本理论

    4、课程设计的题目

    5、画出微程序流程图(树型图)

    6、填写所设计的模型机微指令表(只填写有微指令的相关行):

    微址00002)1)

    M23

    M22

    M21

    M20

    M19

    M18

    M17

    M16

    代码

    M15

    M14

    M13

    M12

    M11

    M10

    M9

    M8

    代码

    M7

    M6

    M5

    M4

    M3

    M2

    M1

    M0

    代码

    后续微址

    说明

    E/M

    IP

    MWR

    R/M

    o2

    o1

    O0

    OP

    M

    CN

    S2

    S2

    S0

    X2

    X1

    X0

    XP

    W

    ALU

    Iu

    IE

    IR

    Icz

    Ids

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

     

    7、列表说明检测的机器指令程序,包括每个语句的地址、指令代码、助记符(即汇编语句)、功能说明。

    8、运行检测程序后的结果图片。

    9、存在的问题及体会

     

    七、考核标准

    1、符合以下之一者,不论完成如何,成绩为不及格:①抄袭,②缺席两次或以上,③不交课程设计报告,④完成三分之一以下指令。

    2、全部实现所有指令集,检测程序check_1和check_2均通过,为独立完成者,并能正确回答问题,成绩为优;

    3、实现并调通三分之二以上的指令,检测程序check_1通过,为独立完成者,成绩为良;

    4、实现并调通二分之一的指令,通过部分检测,并为独立完成者,成绩为中;

    5、实现并调通三分之一的指令,并为独立完成者,成绩为及格。

     

     

    展开全文
  • 计算机组成与系统结构-袁春风.pdf .
  • 计算机组成与系统结构,由南京大学的袁春风主编的课本的所有课件
  • 计算机组成与系统结构课程设计 一、 本课程设计的性质、目的、任务 《计算机组成与系统结构课程设计》是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其...

    计算机组成与系统结构课程设计

    一、 本课程设计的性质、目的、任务

    《计算机组成与系统结构课程设计》是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其目的是综合运用所学计算机原理知识,设计并实现一台模型计算机,以便巩固所学的知识,提高分析问题和解决问题的能力。

    二、本课程设计的基本理论

    1、掌握算术、逻辑、移位运算实验,熟悉ALU运算控制位的运用。
    2、掌握存储器组织、读写方式及与总路线组成的数据通路,掌握地址总线、数据总线的工作原理。
    3、掌握指令结构和指令取指、执行工作过程。
    4、掌握CPU的微程序控制原理。

    三、题目

    综合运用所学计算机原理知识,设计并实现具有以下16条指令的指令集结构的模型计算机:

    编号 助记符 机器指令码 说明
    0 SUB Rd,Rs 0000 RdRs Rd-Rs→Rd
    1 ADD Rd,Rs 0001 RdRs ? Rd+Rs→Rd
    2 AND Rd,Rs 0010 RdRs Rd&Rs→Rd (Rd和Rs相与)
    3 DEC Rd 0011 Rd00 将Rd值减1
    4 CLR Rd 0100 Rd00 将Rd清零
    5 RL Rd 0101 Rd00 Rd循环左移一位
    6? RR Rd 0110 Rd00 Rd循环右移一位
    7 MOV Rd,Rs 0111 RdRs Rs→Rd
    8 LDI Rd,* 1000 Rd00 XXXXXXXX 将指令中的立即数(第二字节)送入Rd
    9 OUT IOH,Rs 1001 00Rs Rs→I/O(数据开关)高字节
    10? LDA Rd,M 1010 Rd00 XXXXXXXX XXXXXXXX [M] →Rd
    11? STA M,Rs 1011 00Rs XXXXXXXX XXXXXXXX Rs→[M]
    12 JMP M 1100 0000 XXXXXXXX XXXXXXXX [M]→PC,即跳转到M所指单元
    13 JZ M 1101 0000 XXXXXXXX XXXXXXXX 当Z=1时,跳转到M所指单元
    14 JC M 1110 0000 XXXXXXXX XXXXXXXX 当CY=1时,跳转到M所指单元
    15 HALT 1111 0000 停机

    四、微程序流程图
    在这里插入图片描述

    五、模型机微指令表

    微址
    M23 M22 M21 M20 M19 M18 M17 M16 代码 M15 M14 M13 M12 M11 M10 M9 M8 代码 M7 M6 M5 M4 M3 M2 M1 M0 代码 后续微址 说明
    E/M IP MWR R/M o2 o1 O0 OP M CN S2 S2 S0 X2 X1 X0 XP W ALU Iu IE IR Icz Ids
    0000 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 1 FF +1
    0001 1 1 1 70 1 1 1 1 1 1 1 FB 1 1 1 1 1 1 1 DF +1
    0600 1 1 1 1 1 F8 1 1 1 1 1 1 F9 1 1 1 1 1 1 5F +1
    0601 1 1 1 1 1 1 FA 1 1 1 1 1 1 F9 1 1 1 1 1 1 1 DF +1
    0602 1 1 1 1 F0 1 1 1 1 1 6E 1 1 1 1 4D 0001
    0620 1 1 1 1 1 F8 1 1 1 1 1 1 F9 1 1 1 1 1 1 5F +1
    0621 1 1 1 1 1 1 FA 1 1 1 1 1 1 F9 1 1 1 1 1 1 1 DF +1
    0622 1 1 1 1 F0 1 1 1 1 66 1 1 1 1 4D 0001
    0640 1 1 1 1 1 F8 1 1 1 1 1 1 F9 1 1 1 1 1 1 5F +1
    0641 1 1 1 1 1 1 FA 1 1 1 1 1 1 F9 1 1 1 1 1 1 1 DF +1
    0642 1 1 1 1 F0 1 1 1 1 1 1 EE 1 1 1 1 4D 0001
    0660 1 1 1 1 1 F8 1 1 1 1 1 1 F9 1 1 1 1 1 1 5F +1
    0661 1 1 1 1 F0 1 1 1 1 1 D6 1 1 1 1 4D 0001
    0680 1 1 1 1 1 F8 1 1 1 1 1 1 F9 1 1 1 1 1 1 5F +1
    0681 1 1 1 1 DE 1 1 1 1 1 1 DE 1 1 1 1 4D 0001
    06A0 1 1 1 1 1 F8 1 1 1 1 1 1 F9 1 1 1 1 1 1 5F +1
    06A1 1 1 1 1 F0 1 1 1 1 1 76 1 1 1 1 4D 0001
    06C0 1 1 1 1 1 F8 1 1 1 1 1 1 F9 1 1 1 1 1 1 1 FF +1
    06C1 1 1 1 1 1 F1 1 1 1 1 1 5E 1 1 1 1 1 6D 0001
    06E0 1 1 1 1 1 F8 1 1 1 1 1 1 F9 1 1 1 1 1 1 DF +1
    06E1 1 1 1 1 F0 1 1 1 1 1 1 1 FE 1 1 1 1 4D 0001
    0700 1 1 1 1 F0 1 1 1 1 1 1 1 FB 1 1 1 1 1 1 1 DF +1
    0701 1 1 1 1 1 1 1 BF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 E5 0001
    0720 1 1 1 1 1 1 F5 1 1 1 1 1 1 F9 1 1 1 1 1 1 1 1 FF +1
    0721 1 1 1 1 1 1 1 BF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 ED 0001
    0740 1 1 1 1 1 F8 1 1 1 1 1 1 1 FB 1 1 1 1 1 1 1 1 FF +1
    0741 1 1 1 1 1 B9 1 1 1 1 1 1 1 FB 1 1 1 1 1 1 1 1 FF +1
    0742 1 1 1 1 1 BC 1 1 1 1 1 1 1 FE 1 1 1 1 1 1 3F +1
    0743 1 1 50 1 1 1 1 1 1 1 FB 1 1 1 1 1 1 ED 0001
    0760 1 1 1 1 1 F8 1 1 1 1 1 1 1 FB 1 1 1 1 1 1 1 1 FF +1
    0761 1 1 1 1 1 B9 1 1 1 1 1 1 1 FB 1 1 1 1 1 1 1 1 FF +1
    0762 1 1 1 1 1 BC 1 1 1 1 1 1 1 FE 1 1 1 1 1 1 3F +1
    0763 1 1 1 1 1 1 5F 1 1 1 1 1 1 1 F9 1 1 1 1 1 1 FF +1
    0764 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 ED 0001
    0780 1 1 1 1 1 1 3F 1 1 1 1 C6 1 1 1 0D 0001
    07A0 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 FC 07A3
    07A2 1 1 1 1 1 1 1 BF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 EF 07A4
    07A3 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 EF 0780
    07A4 1 1 1 1 1 1 1 BF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 ED 0001
    07C0 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 FD 07C3
    07C2 1 1 1 1 1 1 1 BF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 EF 07C4
    07C3 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 1 EF 07C0
    07C4 1 1 1 1 1 1 1 BF 1 1 1 1 1 1 1 1 FF 1 1 1 1 1 1 ED 0001
    07E0 1 1 1 1 1 F8 1 1 1 1 1 F8 1 1 1 1 1 1 3F +1
    07E1 1 1 1 1 1 1 3F 1 1 1 1 1 D6 1 1 1 1 2D 0001

    五、机器指令程序与运行结果

    start:
    LDI r0,12h 0000-0001-0001-0700-0701
    sta 100h,r0 0001-0760-0761-0762-0763
    lda r1,100h 0001-0740-0741-0742-0743
    dec r1 0001-0660-0661
    rl r0 0001-06A0-06A1
    add r0,r1 0001-0620-0621-0622
    rr r0 0001-06C0-06C1
    add r0,r1 0001-0620-0621-0622
    ldi r2,76h 0001-0700-0701
    and r2,r0 0001-0640-0641-0642
    mov r3,r2 0001-06E0-06E1
    add r3,r1 0001-0620-0621-0622
    clr r0 0001-0680-0681
    out ioh,r3 0001-0720
    halt 0001-07E0-07E1
    end

    SUB R0,R1 01 1 ;R0-R1->R0
    ADD R0,R1 11 1 ;R0+R1->R0
    ADD R3,R1 1D 1 ;R3+R1->R1
    AND R2,R0 28 1 ;R0&R2->R2
    DEC R1 34 1 ;R0-1
    CLR R0 40 1 ;R0=0
    RL R0 50 1 ;1<<R0
    RR R0 60 1 ;R0>>1
    MOV R3,R2 7E 1 ;R2->R3
    LDI R0,* 80 2 ;将立即数(第二字节)送入R0
    LDI R2,* 88 2 ;将立即数(第二字节)送入R2
    OUT IOH,R3 93 1 ;R0->I/0高字节
    LDA R1,* A4 3 ;[M]->R1
    STA *,R0 B0 3 ;R0->[M]
    JMP * C0 3 ;[M]->PC
    JZ * D0 3 ;Z=1时,[M]->PC
    JC * E0 3 ;CY=1时,[M]->PC
    HALT * F0 1 ;停机

    六、实验思考与心得

    指令系统和脱机软件(CMstudio,非循环左移需要在实验箱环境下进行,其它功能正常):https://download.csdn.net/download/weixin_44353970/11438469

    展开全文
  • 计算机组成系统结构由南京大学袁春风编著,是南京大学计算机考研推荐的参考用户。 计算机组成系统结构由南京大学袁春风编著,是南京大学计算机考研推荐的参考用户。
  • 目的,任务《计算机组成与系统结构课程设计》是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其目的是综合运用所学计算机原理知识,设计并实现一台模型...

    一. 课设性质
    目的,任务《计算机组成与系统结构课程设计》是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其目的是综合运用所学计算机原理知识,设计并实现一台模型计算机,以便巩固所学的知识,提高分析问题和解决问题的能力。
    二. 课设基本理论
    1、掌握算术、逻辑、移位运算实验,熟悉ALU运算控制位的运用。
    2、掌握存储器组织、读写方式及与总路线组成的数据通路,掌握地址总线、数据总线的工作原理。
    3、掌握指令结构和指令取指、执行工作过程。
    4、掌握CPU的微程序控制原理。
    三. 题目综合运用所学计算机原理知识,设计并实现具有以下16条指令的指令集结构的模型计算机:

    在这里插入图片描述
    在这里插入图片描述
    设计提示:
    1、上表中,机器指令码的高4位为指令操作码,M为16位存储器地址, Rs为源寄存器,Rd为目的寄存器,占2位,并规定:
    在这里插入图片描述
    2、在微程序中,微地址001为取指,微指令为BF FB F8。3、各指令指行阶段微程序入口地址的确定方式:

    在这里插入图片描述
    例如,第5条指令”RL Rd” 的指令码为0101 Rd00 则指令码的高4位IR7~IR4为0101,由上表知,微程序入口微地址为: 11 0101 00000 ,即6A0H。
    4、主要步骤:
    (1)按照第3点的方法,给出所有16条指令的微程序入口微地址;
    (2)通过分析每条指令的功能明确其的微程序流程,可参考实验指导书图3-4-1、图3-2-2、图3-3-1;
    (3)写出每条微指令的微命令,即24个微控制位信号,可参考实验指导书表3.4.1、表3.2.1、表3.3.1和“微控制器编程手册”第2章。
    (4)建议采用逐条指令设计实现的方式,一条实现并用汇编语句测试通过后(指令功能、下址顺序均正确)再进行下一条的设计。
    5、检查模型计算机设计完成后,用所给的测试程序check_1.asm(测12条非转移指令)和check_2.asm(测3条转移指令)检查正确性。检查方法:在测试程序中#load s本人的.IS微指令程序,实验箱电源关闭重启并连接,装载后选择“运行”或“单步”执行。check_1.asm运行的正确结果为:寄存器R0R1R2R3分别显示00112233,IOH显示33。check_2.asm运行的正确结果为:寄存器R0R1R2R3分别显示00112233,如果显示EE则执行有错误。
    四.微程序流程图(树形图)
    在这里插入图片描述
    五.机器指令程序的说明(微指令地址,指令码,助记符)指令系统:
    sub r0,r0 00 1 Rd-Rs→Rd
    sub r0,r1 01 1
    sub r0,r2 02 1
    sub r0,r3 03 1
    sub r1,r1 05 1
    sub r1,r2 06 1
    add r0,r0 10 1 Rd+Rs→Rd
    add r0,r1 11 1
    add r1,r2 16 1
    add r3,r1 1D 1
    add r1,r0 14 1
    and r0,r0 20 1 Rd&Rs→Rd (Rd和Rs相与)
    and r0,r1 21 1
    and r0,r2 22 1
    and r0,r3 23 1
    and r1,r1 25 1
    and r2,r0 28 1
    and r3,r1 2D 1
    dec r0 30 1 将Rd值减1
    dec r1 31 1
    dec r2 32 1
    dec r3 33 1
    clr r0 40 1 将Rd清零
    clr r1 41 1
    clr r2 42 1
    clr r3 43 1
    rl r0 50 1
    Rd循环左移一位rl
    r1 54 1
    rl r2 58 1
    rl r3 5C 1
    rr r0 60 1 RR循环右移一位
    rr r1 64 1
    rr r2 68 1
    rr r3 6C 1
    mov r0,r0 70 1 Rs→Rd
    mov r0,r1 71 1
    mov r0,r2 72 1
    mov r0,r3 73 1
    mov r1,r1 75 1
    mov r1,r2 76 1
    mov r1,r3 77 1
    mov r2,r2 7A 1
    mov r2,r3 7B 1
    mov r3,r3 7F 1
    mov r3,r2 7E 1
    ldi r0,* 80 2 将指令中的立即数(第二字节)送入Rd
    ldi r1,* 84 2
    ldi r2,* 88 2
    ldi r3,* 8C 2
    out IOH,r0 90 1 Rs→i/o(数据开关)高字节out IOH,r1 91 1out IOH,r2 92 1
    out IOH,r3 93 1
    lda r0,* A0 3 [M] →Rdlda
    r1,* A4 3lda r2,* A8 3
    lda r3,* AC 3
    sta *,r0 B0 3 Rs→[M]
    sta *,r1 B1 3
    sta *,r2 B2 3
    sta *,r3 B3 3
    jmp * C0 3 [M]→PC,即跳转到M所指单元
    jz * D0 3 当Z=1时,跳转到M所指单元
    jc * E0 3 当CY=1时,跳转到M所指单元
    halt “” F0 1 停机
    下表是微程序,务必注意:由于软件原因,我在这里的是1打勾,0不打勾,你们做的时候若不正确,需要将0打勾而1不打勾,同时0,1实在太多,可能建表时会按错0,1,因此,在出现错误时稍微自己检查一下在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    六.结果
    在这里插入图片描述
    在这里插入图片描述
    七.存在的问题和体会
    通过这些和实验,我们理解了控制器的功能和组成,理解了各类典型指令的执行流程,对指令格式、寻址方式、指令系统、指令分类有了系统的概念,还让我们学会了指令的设计以及相关技术。在这一部分,实验主要以教学机为基础来进行,通过让我们自己学习研究指令代码并进行设计来让我们对课本进行实践,让我们,看懂、理解、会写、会设计指令代码。计算机就是由运算器、存储器、控制器以及I/O组成的,接口部分有专门的课程,所以我们的计算机组成原理实验就从前三方面对我们的理论知识进行实践教学,主体重点清楚明了,实验难易结合,有单步验证也有综合设计,对我们的动手和设计能力有极大的提高。

    展开全文
  • 西安电子科技大学计算机组成与系统结构课件 计算机科学与技术 盛立杰编写
  • 计算机组成与系统结构 by xd_1603011 习题答案 说明 此为个人整理答案非官方答案包含1-5章几乎所有的课后习题 因为后面的做不下去了,也做不来了 若发现错误希望能够与我联系我及时改正 感谢教改班乔壮和卓越班王程业...
  • 计算机组成与系统结构课程设计》是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其目的是综合运用所学计算机原理知识,设计并实现一台模型计算机,以便...

    一、本课程设计的性质、目的、任务

    《计算机组成与系统结构课程设计》是计算机学院各专业集中实践性环节之一,是学习完《计算机组成与系统结构》课程后进行的一次全面的综合练习。其目的是综合运用所学计算机原理知识,设计并实现一台模型计算机,以便巩固所学的知识,提高分析问题和解决问题的能力。

     

    二、本课程设计的基本理论

    1、掌握算术、逻辑、移位运算实验,熟悉ALU运算控制位的运用。

    2、掌握存储器组织、读写方式及与总路线组成的数据通路,掌握地址总线、数据总线的工作原理。

    3、掌握指令结构和指令取指、执行工作过程。

    4、掌握CPU的微程序控制原理。

     

    三、题目

    1、综合运用所学计算机原理知识,设计并实现具有以下指令集结构的模型计算机:

     

    编号

    助记符

    机器指令码

    说明

    1

    IN Rd,IOL

    0001Rd00

    i/o(数据开关)低字节→RS

    2

    OUT  IOH,Rs

    001000Rs

    Rs→i/o(数据开关)高字节

    3

    LDA  Rd,M

    0011Rd00   XXXXXXXX   XXXXXXXX

    [M] →RD

    4

    STA  M,Rs

    010000Rs   XXXXXXXX   XXXXXXXX

    Rs→[M]

    5

    ADD  Rd,Rs

    0101RdRs 

    Rd+Rs→Rd

    6

    SUB  Rd,Rs

    0110RdRs 

    Rd-Rs→Rd

    7

    RL  Rd

    0111Rd00  

    Rd循环左移一位

    8

    RR  Rd

    1000Rd00

    Rd循环右移一位

    9

    MOV Rd,Rs 

    1001RdRs

    Rs→Rd

    10

    JMP M

    10100000  XXXXXXXX   XXXXXXXX

    [M]→PC,即跳转到M所指单元

    11

    JZ M

    10110000  XXXXXXXX   XXXXXXXX

    当Z=1时,跳转到M所指单元

    12

    JC M

    11000000  XXXXXXXX   XXXXXXXX

    当CY=1时,跳转到M所指单元

    13

    CLR Rd

    1101Rd00

    将Rd清零

    14

    DEC Rd

    1110Rd00

    将Rd值减1

    15

    HALT

    11110000

    停机

    其中,高4位为指令操作码,M为16位存储器地址, Rs为源寄存器,Rd为目的寄存器,占2位,并规定:

    Rs或Rd

    选定的寄存器

    00

    01

    10

    11

    R0

    R1

    R2

    R3

     

    2、利用上述指令集编写汇编程序,并在所设计的模型计算机上调试通过:

    用累加的方法实现字节乘法(不溢出情况),被乘数:R0,乘数:R1,积:R2并输出至I/O。

    • 数据格式定义
    1. 数据格式

    模型机规定采用定点补码表示数据,且字长为8位,其格式如下:

    7

    6 5 4 3 2 1 0

    符号

    尾  数

    其中第7位为符号位,数值表示范围是:-1≤X<1。

    1. 指令格式

    模型机设计四大类指令共16条,其中包括算术逻辑指令、I/O指令、访问及转移指令和停机指令。

    ⑴ 算术逻辑指令

    设计9条算术逻辑指令并用单字节表示,寻址方式采用寄存器直接寻址,其格式如下:

    7 6 5 4

    3 2

    1 0

    OP-CODE

    Rs

    Rd

    其中,OP-CODE为操作码,Rs为源寄存器,Rd为目的寄存器,并规定:

    Rs或Rd

    选定的寄存器

    00

    01

    10

    11

    R0

    R1

    R2

    R3

    9条算术逻辑指令的名称、功能和具体格式见表7-12-1。

    ⑵ 访问指令及转移指令

    模型机设计2条访问指令,即存数(STA)、取数(LDA),2条转移指令,即无条件转移(JMP)、结果为零或有进

    位转移指令(BZC),指令格式为:

    7

    6

    5 4

    3 2

    1 0

    0

    0

    M

    2OP-CODE

    Rd

    D(低八)

    D(高八)

     

    其中“0 0  M ”为源码段,2OP-CODE为目的码段(LDA、STA指令使用)。D为十六位地址段(低八在前,高八随后),M为源寻址模式,其定义如下:

    寻址模式M

    有效地址E

    说 明

    00

    01

    10

    11

     E = D

     E = (D)

     E = (SP)+D

     E = (PC)+D

     直接寻址

     间接寻址

     SP变址寻址

     相对寻址

     

    ⑶ I/O指令

    输入(IN)和输出(OUT)指令采用单字节指令,其格式如下:

    7 6 5 4

    3 2

    1 0

    OP-CODE

    0 0

    Rd

    ⑷ 停机指令

    指令格式如下:

    7 6 5 4

    3 2

    1 0

    OP-CODE

    0 0

    0 0

    HALT指令,用于实现停机操作。

    五、模型机指令系统(用列表方式给出,含助记符、操作数、指令码、长度、注释等)

    1.微程序:

    编号

    助记符

    机器指令码

    说明

    微程序入口地址

    微程序

    1

    IN Rd,IOL

    0001Rd00

    i/o(数据开关)低字节→rs 

    620

    620:F0 FC 6D

    2

    OUT  IOH,Rs

    001000Rs

    Rs→i/o(数据开关)高字节

    640

    640:F5 F9 ED

    3

    LDA  Rd,M

    0011Rd00 XXXXXXXX XXXXXXXX

    [M] →RD

    660

    660:FA FB 7F

    661:BB FB FF

    662:BC C6 3F

    663:70 FB ED

    4

    STA  M,Rs

    010000Rs XXXXXXXX XXXXXXXX

    Rs→[M]

    680

    680:FA FB 7F

    681:BB FB FF

    682:BC C6 3F

    683:5F F9 ED

    5

    ADD  Rd,Rs

    0101RdRs 

    Rd+Rs→Rd

    6A0

    6A0:F8 F9 7F

    6A1:FA F9 FF

    6A2:F0 66 6D

    6

    SUB  Rd,Rs

    0110RdRs 

    Rd-Rs→Rd

    6C0

    6C0:F8 F9 7F

    6C1:FA F9 FF

    6C2:F0 6E 6D

    7

    RL  Rd

    0111Rd00  

    Rd循环左移一位

    6E0

    6E0:F8 F9 7F

    6E1:F0 76 6D

    8

    RR  Rd

    1000Rd00

    Rd循环右移一位

    700

    700:F8 F9 7F

    701:F0 7E 6D

    9

    MOV Rd,Rs 

    1001RdRs

    Rs→Rd

    720

    720:F0 F9 ED

    10

    JMP M

    10100000 XXXXXXXX XXXXXXXX

    [M]→PC,即跳转到M所指单元

    740

    740:FA FB FF

    741:BB FB FF

    742:3F C6 2D

    11

    JZ M

    10110000 XXXXXXXX XXXXXXXX

    当Z=1时,跳转到M所指单元

    760

    760:FA FB FF

    761:BB FB FF

    762:BC C6 3C

    764:FF FF ED

    765:3F C6 2D

    12

    JC M

    11000000 XXXXXXXX XXXXXXXX

    当CY=1时,跳转到M所指单元

    780

    780:FA FB FF

    781:BB FB FF

    782:BC C6 3D

    784:FF FF ED

    785:3F C6 2D

    13

    CLR Rd

    1101Rd00

    将Rd清零

    7A0

    7A0:F0 DE 4D

    14

    DEC Rd

    1110Rd00

    将Rd值减1

    7C0

    7C0:F8 F9 5F

    7C1:F0 D6 4D

    15

    HALT

    11110000

    停机

    7E0

    7E0:F8 F8 DF

    7E1:3F D6 0D

     

    2.指令系统:

    ;基本模型机指令系统

    ;助记符          操作数              指令码             长度        解释

    ;---------------------------------------------------------------------------------------------------------------------------

    IN               R0,IOL               10                 1             ;IOL->R0

    IN               R1,IOL               14                 1             ;IOL->R1

    IN               R2,IOL               18                 1             ;IOL->R2

    IN               R3,IOL               1C                 1             ;IOL->R3

     

    OUT             IOH,R0               20                 1             ;R0->IOH

    OUT             IOH,R1               21                 1             ;R1->IOH

    OUT             IOH,R2               22                 1             ;R2->IOH

    OUT             IOH,R3               23                 1             ;R3->IOH

     

    LDA             R0,*                 30                 3             ;[addr]->R0

    LDA             R1,*                 34                 3             ;[addr]->R1

    LDA             R2,*                38              3             ;[addr]->R2

    LDA             R3,*                3C              3             ;[addr]->R3

     

    STA             *,R0                40              3             ;R0->[addr]

    STA             *,R1                41              3             ;R1->[addr]

    STA             *,R2                42              3             ;R2->[addr]

    STA             *,R3                43              3             ;R3->[addr]

     

    ADD             R0,R0               50            1             ;R0+R0->R0

    ADD             R0,R1               51            1             ;R0+R1->R0

    ADD             R0,R2               52            1             ;R0+R2->R0

    ADD             R0,R3               53            1             ;R0+R3->R0

    ADD             R1,R0               54            1             ;R1+R0->R1

    ADD             R1,R1               55            1             ;R1+R1->R1

    ADD             R1,R2               56            1             ;R1+R2->R1

    ADD             R1,R3               57            1             ;R1+R3->R1

    ADD             R2,R0               58            1             ;R2+R0->R2

    ADD             R2,R1               59            1             ;R2+R1->R2

    ADD             R2,R2               5A            1             ;R2+R2->R2

    ADD             R2,R3               5B            1             ;R2+R3->R2

    ADD             R3,R0               5C            1             ;R3+R0->R3

    ADD             R3,R1               5D            1             ;R3+R1->R3

    ADD             R3,R2               5E            1             ;R3+R2->R3

    ADD            R3,R3               5F             1             ;R3+R3->R3

     

    SUB             R0,R0               60            1             ;R0-R0->R0

    SUB             R0,R1               61            1             ;R0-R1->R0

    SUB             R0,R2               62            1             ;R0-R2->R0

    SUB             R0,R3               63            1             ;R0-R3->R0

    SUB            R1,R0               64             1             ;R1-R0->R1

    SUB             R1,R1               65            1             ;R1-R1->R1

    SUB             R1,R2               66            1             ;R1-R2->R1

    SUB             R1,R3               67            1             ;R1-R3->R1

    SUB             R2,R0               68            1             ;R2-R0->R2

    SUB             R2,R1               69            1             ;R2-R1->R2

    SUB             R2,R2               6A            1             ;R2-R2->R2

    SUB             R2,R3               6B            1             ;R2-R3->R2

    SUB             R3,R0               6C            1             ;R3-R0->R3

    SUB             R3,R1               6D            1             ;R3-R1->R3

    SUB            R3,R2               6E             1             ;R3-R2->R3

    SUB             R3,R3               6F            1             ;R3-R3->R3

     

    RL              R0                  70             1             ;R0循环左移一位

    RL              R1                  74             1             ;R1循环左移一位

    RL              R2                  78            1             ;R2循环左移一位

    RL              R3                  7C            1             ;R3循环左移一位

     

    RR              R0                  80            1             ;R0循环右移一位

    RR              R1                  84            1             ;R1循环右移一位

    RR              R2                  88            1             ;R2循环右移一位

    RR              R3                  8C            1             ;R3循环右移一位

     

    MOV             R0,R0               90            1             ;R0->R0

    MOV             R0,R1               91            1             ;R1->R0

    MOV             R0,R2               92            1             ;R2->R0

    MOV             R0,R3               93            1             ;R3->R0

    MOV             R1,R0               94            1             ;R0->R1

    MOV             R1,R1               95            1             ;R1->R1

    MOV             R1,R2               96            1             ;R2->R1

    MOV             R1,R3               97            1             ;R3->R1

    MOV             R2,R0               98            1             ;R0->R2

    MOV            R2,R1               99             1             ;R1->R2

    MOV             R2,R2               9A            1             ;R2->R2

    MOV             R2,R3               9B            1             ;R3->R2

    MOV             R3,R0               9C            1             ;R0->R3

    MOV             R3,R1               9D            1             ;R1->R3

    MOV             R3,R2               9E            1             ;R2->R3

    MOV             R3,R3               9F            1             ;R3->R3

     

    JMP            *                   A0             3             ;无条件转移到[addr]

     

    JZ             *                    B0             3 ;当Z=1时,跳转到[addr]所指单元

     

    JC              *                   C0             3;当CY=1时,跳转到M所指单元

     

    CLR             R0                  D0            1             ;将R0清零

    CLR             R1                  D4            1             ;将R1清零

    CLR             R2                  D8            1             ;将R2清零

    CLR             R3                  DC            1             ;将R3清零

     

    DEC             R0                  E0            1             ;将R0值减1

    DEC             R1                  E4            1             ;将R1值减1

    DEC             R2                  E8            1             ;将R2值减1

    DEC             R3                  EC            1             ;将R3值减1

     

    HALT            ""                  F0             1             ;停机

    3.指令流程图

    4.微指令表

    微址

    M23

    M22

    M21

    M20

    M19

    M18

    M17

    M16

    代码

    M15

    M14

    M13

    M12

    M11

    M10

    M9

    M8

    代码

    M7

    M6

    M5

    M4

    M3

    M2

    M1

    M0

    代码

    后续微址

    说明

    E/M

    IP

    MWR

    R/M

    o2

    o1

    o0

    OP

    M

    CN

    S2

    S2

    S0

    X2

    X1

    X0

    XP

    W

    ALU

    Iu

    IE

    IR

    Icz

    Ids

    000

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    空操作

    001

    1

    0

    1

    1

    1

    1

    1

    1

    BF

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    0

    0

    0

    F8

    可变

    ibus→ir

    620

    1

    1

    1

    1

    0

    0

    0

    0

    F0

    1

    1

    1

    1

    1

    1

    0

    0

    FC

    0

    1

    1

    0

    1

    1

    0

    1

    6D

    001

    i/o→RD

    640

    1

    1

    1

    1

    0

    1

    0

    1

    F5

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    1

    1

    1

    0

    1

    1

    0

    1

    ED

    001

    RS->i/o

    660

    1

    1

    1

    1

    1

    0

    1

    0

    FA

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    0

    1

    1

    1

    1

    1

    1

    1

    7F

    +1

    RAM→Bl

    661

    1

    0

    1

    1

    1

    0

    1

    1

    BB

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RAM→BH

    662

    1

    0

    1

    1

    1

    1

    0

    0

    BC

    1

    1

    0

    0

    0

    1

    1

    0

    C6

    0

    0

    1

    1

    1

    1

    1

    1

    3F

    +1

    BX->aR

    663

    0

    1

    1

    1

    0

    0

    0

    0

    70

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    0

    1

    1

    0

    1

    ED

    001

    RAM->RD

    680

    1

    1

    1

    1

    1

    0

    1

    0

    FA

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    0

    1

    1

    1

    1

    1

    1

    1

    7F

    +1

    RAM→Bl

    681

    1

    0

    1

    1

    1

    0

    1

    1

    BB

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RAM→BH

    682

    1

    0

    1

    1

    1

    1

    0

    0

    BC

    1

    1

    0

    0

    0

    1

    1

    0

    C6

    0

    0

    1

    1

    1

    1

    1

    1

    3F

    +1

    BX->aR

    683

    0

    1

    0

    1

    1

    1

    1

    1

    5F

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    1

    1

    1

    0

    1

    1

    0

    1

    ED

    001

    RD->RAM

    6A0

    1

    1

    1

    1

    1

    0

    0

    0

    F8

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    0

    1

    1

    1

    1

    1

    1

    1

    7F

    +1

    RD->AL

    6A1

    1

    1

    1

    1

    1

    0

    1

    0

    FA

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RS->BL

    6A2

    1

    1

    1

    1

    0

    0

    0

    0

    F0

    0

    1

    1

    0

    0

    1

    1

    0

    66

    0

    1

    1

    0

    1

    1

    0

    1

    6D

    001

    AL+Bl->RD

    6C0

    1

    1

    1

    1

    1

    0

    0

    0

    F8

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    0

    1

    1

    1

    1

    1

    1

    1

    7F

    +1

    RD->AL

    6C1

    1

    1

    1

    1

    1

    0

    1

    0

    FA

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RS->BL

    6C2

    1

    1

    1

    1

    0

    0

    0

    0

    F0

    0

    1

    1

    0

    1

    1

    1

    0

    6E

    0

    1

    1

    0

    1

    1

    0

    1

    6D

    001

    AL-Bl->RD

    6E0

    1

    1

    1

    1

    1

    0

    0

    0

    F8

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    0

    1

    1

    1

    1

    1

    1

    1

    7F

    +1

    Rd->AL

    6E1

    1

    1

    1

    1

    0

    0

    0

    0

    F0

    0

    1

    1

    1

    0

    1

    1

    0

    76

    0

    1

    1

    0

    1

    0

    1

    1

    6D

    001

    RL->Rd

    700

    1

    1

    1

    1

    1

    0

    0

    0

    F8

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    0

    1

    1

    1

    1

    1

    1

    1

    7F

    +1

    Rd->AL

    701

    1

    1

    1

    1

    0

    0

    0

    0

    F0

    0

    1

    1

    1

    1

    1

    1

    0

    7E

    0

    1

    1

    0

    1

    1

    0

    1

    6D

    001

    RR->Rd

    720

    1

    1

    1

    1

    0

    0

    0

    0

    F0

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    1

    1

    1

    0

    1

    1

    0

    1

    ED

    001

    RS->RD

    740

    1

    1

    1

    1

    1

    0

    1

    0

    FA

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RAM→Bl

    741

    1

    0

    1

    1

    1

    0

    1

    1

    BB

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RAM→BH

    742

    0

    0

    1

    1

    1

    1

    1

    1

    3F

    1

    1

    0

    0

    0

    1

    1

    0

    C6

    0

    0

    1

    0

    1

    1

    0

    1

    2D

    001

    BX->PC

    760

    1

    1

    1

    1

    1

    0

    1

    0

    FA

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RAM→Bl

    761

    1

    0

    1

    1

    1

    0

    1

    1

    BB

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RAM→BH

    762

    1

    0

    1

    1

    1

    1

    0

    0

    BC

    1

    1

    0

    0

    0

    1

    1

    0

    C6

    0

    0

    1

    1

    1

    1

    0

    0

    3C

    764

    条件变址

    764

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    1

    1

    1

    1

    1

    1

    1

    1

    ED

    001

    空操作

    765

    0

    0

    1

    1

    1

    1

    1

    1

    3F

    1

    1

    0

    0

    0

    1

    1

    0

    C6

    0

    0

    1

    0

    1

    1

    0

    1

    2D

    001

    BX->PC

    780

    1

    1

    1

    1

    1

    0

    1

    0

    FA

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RAM→Bl

    781

    1

    0

    1

    1

    1

    0

    1

    1

    BB

    1

    1

    1

    1

    1

    0

    1

    1

    FB

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    +1

    RAM→BH

    782

    1

    0

    1

    1

    1

    1

    0

    0

    BC

    1

    1

    0

    0

    0

    1

    1

    0

    C6

    0

    0

    1

    1

    1

    1

    0

    1

    3D

    784

    条件变址

    784

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    1

    1

    1

    1

    1

    1

    1

    1

    ed

    001

    空操作

    785

    0

    0

    1

    1

    1

    1

    1

    1

    3F

    1

    1

    0

    0

    0

    1

    1

    0

    C6

    0

    0

    1

    0

    1

    1

    0

    1

    2D

    001

    BX->PC

    7A0

    1

    1

    1

    1

    0

    0

    0

    0

    F0

    1

    1

    0

    1

    1

    1

    1

    0

    DE

    0

    0

    1

    0

    1

    1

    0

    1

    4D

    001

    0->RS

    7C0

    1

    1

    1

    1

    1

    0

    0

    0

    F8

    1

    1

    1

    1

    1

    0

    0

    1

    F9

    0

    1

    0

    1

    1

    1

    1

    1

    5F

    +1

    RS->AL

    7C1

    1

    1

    1

    1

    0

    0

    0

    0

    F0

    1

    1

    0

    1

    0

    1

    1

    0

    D6

    0

    1

    0

    0

    1

    1

    0

    1

    4D

    001

    A-1->RS

    7E0

    1

    1

    1

    1

    1

    0

    0

    0

    F8

    1

    1

    1

    1

    1

    0

    0

    0

    F8

    1

    1

    0

    1

    1

    1

    1

    1

    DF

    +1

    PC->AX

    7E1

    0

    0

    1

    1

    1

    1

    1

    1

    3F

    1

    1

    0

    1

    0

    1

    1

    0

    D6

    0

    0

    0

    0

    1

    1

    0

    1

    0D

    001

    A-1->PC

    展开全文
  • 计算机组成与系统结构》第一章 计算机系统概论 1.1 计算机的分类、发展与应用 计算机分类: 通用计算机:功能齐全、通用性强、适用面广。但是牺牲了效率和经济性。 专用计算机:结构简单、可靠性高、...
  • 计算机组成与系统结构》的内容包括计算机中数据的表示,基本的运算方法与运算器的构成,中央处理器的指令系统、寻址方式及控制器等基础知识,以及构成计算机的其他组成部件(如总线、存储器、输入输出技术与设备)...
  • 计算机组成与系统结构概述

    千次阅读 2019-06-28 11:19:39
    计算机应由运算器、控制器、 存储器、输入设备和输出设备五个基本部件组成 课程概述: 1、性能评价 2、计算机算数 数据的表示和运算 3、存储器的层次结构 4、指令集体系结构 5、CPU设计 数据通路和控制器 6、流水线...
  • 计算机组成与系统结构课程设计(2020.12) 只放关键的部分 送给懒孩子们 目录 一、本课程设计的性质、目的、任务 二、本课程设计的基本理论 三、课程设计的主要内容 四、微程序流程图(树形图) 五、模型机微指令表 六...
  • (4) 考虑运行 P1 时 M1 和 M2 的性价比,因为该用户主要关心系统的响应时间,所以性价比中的性 能应考虑执行时间,其性能为执行时间的倒数。故性价比 R 为: R=1/(执行时间×价格) R 越大说明性价比越高,也即,...
  • 计算机组成与系统结构(白中英第五版立体化教材)课后习题参考答案
  • 计算机应用已渗透到社会的各个领域,不仅改变了人们的工作、学习和生活方式,而且也在不断的推动着社会的发展2、计算机硬件软件计算机中硬件有CPU、主板、内存、电源、主机箱、硬盘、显卡、键盘、鼠标,显示器等...
  • T 计算机组成与系统结构X 试 卷(作业考核 线上2) A 卷 一 选择题 (单项选择,每小题1分,共40分) 1.计算机系统中的存贮器系统是指( D )。 A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器 2...
  • 0x01 计算机系统概论 计算机的分类 电子模拟计算机:连续量,运算过程连续 电子数字计算机:不连续的离散数字,速度快,准确,存储量大 专用计算机:有效、经济、快速,适应性差 通用计算机:适应性强,但牺牲了...
  • 计算机组成与系统结构习题

    千次阅读 2019-01-11 14:57:04
    文章目录1 第一部分1.1 计算机的性能指标1.2 定点数1.3 浮点数1.4 储存方式 1 第一部分 1.1 计算机的性能指标 1.2 定点数 1.3 浮点数 几乎可以之间按编码大小来比较数值大小...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 3,067
精华内容 1,226
关键字:

计算机组成与系统结构