门电路设计_门电路设计一位全加器 - CSDN
精华内容
参与话题
  • 基本逻辑门电路

    千次阅读 2019-07-29 22:16:31
    基本逻辑门电路简易实现 ----- 与门 或门 非门 ----- 与门 输入A 输入B 输出 0 0 0 0 1 0 1 0 0 1 1 1 规则:有0即0。只有二者均为1时结果为1 设计思想: 利用二极管的单向导通性完成0/1(高低电平...

    基本逻辑门电路简易实现

    ----- 与门 或门 非门 -----

    与门

    输入A 输入B 输出
    0
    0
    0
    0
    1
    0
    1
    0
    0
    1
    1
    1

    规则:有0即0。只有二者均为1时结果为1

    设计思想:

    利用二极管的单向导通性完成0/1(高低电平)的筛选

    设计实例

    在这里插入图片描述


    当S1 S2均断开[0 0]时,经过R1的电流分别通过二极管D1 D2和S1 S2到达接地,于是输出OUT电压值为0.601V [0]

    在这里插入图片描述

    当S1断开 S2闭合[0 1]时,经过R1的电流通过二极管D1和S1到达接地,而S2处的电流被二级管D2阻挡,于是输出OUT电压值为0.67V [0]

    在这里插入图片描述

    当S1闭合 S2断开[1 0]时,经过R1的电流通过二极管D2和S2到达接地,而S1处的电流被二级管D1阻挡,于是输出OUT电压值为0.67V [0]

    在这里插入图片描述

    当S1 S2均闭合[1 1]时,S1 S2处的电势阻止R1处的电流,便只能沿右侧电路流经R2形成电势降,于是输出OUT电压值为2.506V [1]

    在这里插入图片描述




    或门

    输入A 输入B 输出
    0
    0
    0
    0
    1
    1
    1
    0
    1
    1
    1
    1

    规则:有1即1。只有二者均为1时结果为1

    设计思想:

    利用二极管的单向导通性完成0/1(高低电平)的筛选
    和与门同理,只是电路反过来设计即可

    设计实例

    在这里插入图片描述


    当S1 S2均断开[0 0]时,电路中无电流,于是输出OUT电压值为0.512pV [0]

    在这里插入图片描述

    当S1断开 S2闭合[0 1]时,经过R1的电流通过S2和二极管D2再流经R2到达接地,于是输出OUT电压值为2.189V [1]

    在这里插入图片描述

    当S1闭合 S2断开[1 0]时,同上,输出OUT电压值为2.189V [0]

    在这里插入图片描述

    当S1 S2均闭合[1 1]时,同上二种情况,输出OUT电压值为2.227V [1]

    在这里插入图片描述




    非门

    输入A 输出
    0
    1
    1
    0

    规则:0即1,1即0

    设计思想:

    利用三极管的单向导通性实现

    设计实例

    在这里插入图片描述


    当S断开[0]时,经过R1的电流无法从集电极到达发射极相当于断路,于是输出OUT电压值为4.999V [1]

    在这里插入图片描述

    当S闭合[1]时,来自S2端的电流经过R1直接经由三极管Q1和电阻R5到达接地形成电势降,而Q1集电极电势等于其基极电势,于是输出OUT电压值为1.687mV [0]

    在这里插入图片描述

    ======= 结束 =======

    展开全文
  • 主要是模拟门电路使用的,自己设计门电路图(只能进行逻辑测试),可以使用4种元件 非门,与非门,或非门,异或门。内置了脉冲发射器,还有灯泡和简单的示波器。 可以自己绘制电路图,绘制这里可能不是很方便特别是...
  • COMS原理及门电路设计

    千次阅读 2019-10-20 15:37:43
    4.典型门电路设计 1.cmos反相器设计 2.coms与非门与或非门设计 3.与或非门、或与非门设计 4.异或、同或设计 5.设计方法总结 参考资料 关于CMOS进一步的组合逻辑与时序逻辑设计请参考: CMOS的宽/长比、传输...

    目录

    1.N/P MOS管的物理结构图

    2.N/P MOS管的工作原理

    3.N/P MOS管的抽象模型

    4.典型门电路设计

    1.cmos反相器设计

    2.coms与非门与或非门设计

    3.与或非门、或与非门设计

    4.异或、同或设计

    5.设计方法总结

    参考资料

    关于CMOS进一步的组合逻辑与时序逻辑设计请参考:

    CMOS的宽/长比、传输门与三态门、锁存器与触发器、简单版图、竞争与冒险


    前言:现代集成电路就是在硅晶片上制作CMOS电路,CMOS是在集成电路设计中,同时采用两种MOS器件NMOS管和PMOS管,并通常配对出现的一种电路结构。所以理解其原理以及基本构成门电路结构是必要的。

    MOSFET 金属氧化物半导体场效应晶体管 Metal-Oxide-Semiconductor Field Effect Transistor

    COMS     互补金属氧化物半导体 Complementary Metal-Oxide-Semiconductor Transistor

    1.N/P MOS管的物理结构图

    [1]以NMOS为例,在P在一块p型衬底(p-sub,衬底又叫Bulk或Body)上,通过选择掺杂形成两个的n+区,分别为源极(Source)和漏极(Drain);衬底之上用SiO2做一块绝缘层,绝缘层之上用高掺杂的多晶硅(Poly-silicon)做栅极,称作多晶硅栅,即为栅极(Grid);栅在源漏方向的长度称作栅的长L,垂直方向称为栅的宽W,需要注意的是,在数量上W比L要大。

    上面的图中画出了MOSFET的三个极:源(S)、漏(D)和栅(G),但其实MOSFET是个四端器件,因为还有衬底(B)没有引出管脚来。下图中将衬底引出管脚来:

    在电路连接中,一般将MOS的衬底B与源S连接到一起,使其电位相等。如果衬底的电位与源电位不等,则会存在体效应,引起阈值电压的偏移。

    如果不连在一起的话,其源和漏是完全对称的,也就是说源和漏是可以互换的。在MOS中,源为提供载流子的端,而漏为接收载流子的端。源和漏也正是依据这一定义来区分:NMOS中导电的载流子是电子,因此接到电路的最低电位以提供电子的是源极;而PMOS中导电的载流子是空穴,因此接到电路最高电位以提供空穴的是源极。

    MOSFET中的导电沟道也是在衬底中形成:栅极与衬底之间隔有SiO2绝缘层,因此栅与源、漏、衬底之间不导通,而是形成平行板电容器,加电压时栅与衬底之间形成电场,在该电场的影响下衬底中形成导电沟道,MOS管就开始导通,因此叫场效应晶体管(Field Effect Transistor)。

    集成电路中大规模应用的CMOS技术,要求在一块硅片上同时做多个NMOS和PMOS。但是NMOS与PMOS的衬底类型不同,这就要求在工艺上为其中一类晶体管做一个局部衬底,称为阱,这类晶体管就做在阱中。因此,目前采取的技术是:NMOS直接做在p衬底上,而在需要做PMOS的区域做一块掺杂的n区,称为n阱(well),PMOS就做在这个阱中。 如下图:

    2.N/P MOS管的工作原理

    图1

    注意上图都把衬底与源极连在一起了。

    MOS管分为增强型与耗尽型,以增强型NMOS管为例[2]。

    (1)vGS=0

    在漏源间加电压vDS,栅源无电压时,两个N+之间无法导通,因为漏极d和源极s之间有两个背靠背的PN结,而且不论vDS的极性如何总有一个PN结处于反偏状态,漏源极间没有导电沟道,所以这时漏极电流iD≈0。如上图1(a)

    (2)vGS>0

    若vGS>0,则栅极和衬底之间的SiO2绝缘层中便产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。排斥空穴:使栅极附近的P型衬底中的空穴被排斥,剩下不能移动的受主离子(负离子),形成耗尽层。吸引电子:将 P型衬底中的电子(少子)被吸引到衬底表面。如上图1(b) 

    导电沟道的形成:

    当vGS数值较小,吸引电子的能力不强时,漏—源极之间仍无导电沟道出现,如图1(b)所示。vGS增加时,吸引到P衬底表面层的电子就增多,当vGS达到某一数值时,这些电子在栅极附近的P衬底表面便形成一个N型薄层,将两个N+区相连通,在漏——源极间形成N型导电沟道,其导电类型与P衬底相反,故又称为反型层,如图1(c)所示。vGS越大,作用于半导体表面的电场就越强,吸引到P衬底表面的电子就越多,导电沟道越厚,沟道电阻越小。

    开始形成沟道时的栅——源极电压称为开启电压,用VT表示。

    上面讨论的N沟道MOS管在vGS<VT时,不能形成导电沟道,管子处于截止状态。只有当vGS≥VT时,才有沟道形成。这种必须在vGS≥VT时才能形成导电沟道的MOS管称为增强型MOS管。沟道形成以后,在漏——源极间加上正向电压vDS,就有漏极电流产生。

    vDS对iD的影响:

    漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等,靠近源极一端的电压最大,这里沟道最厚,而漏极一端电压最小,其值为VGD=vGS-vDS,因而这里沟道最薄,如图2(a)。但当vDS较小(vDS<vGS–VT)时,它对沟道的影响不大,这时只要vGS一定,沟道电阻几乎也是一定的,所以iD随vDS近似呈线性变化。

    随着vDS的增大,靠近漏极的沟道越来越薄,当vDS增加到使vGD=vGS-vDS=VT(或vDS=vGS-VT)时(疑问1:为什么夹断点的vDS电压是这个关系?),沟道在漏极一端出现预夹断,如图2(b)所示。再继续增大vDS,夹断点将向源极方向移动,如图2(c)所示。由于vDS的增加部分几乎全部降落在夹断区,故iD几乎不随vDS增大而增加,管子进入饱和区(疑问2:为什么“夹断”后还有电流并且电流饱和不变?),iD几乎仅由vGS决定。其iD随着vDS变化的图如图3左图。

    图2

     

    图3 特性曲线与电流方程

    增强型与耗尽型的区别:增强型需要vGS>VT时才会使得漏源电流产生,耗尽型则vGS>0即可,不存在阈值电压,不加电压导电沟道就有了。

    原因:制造N沟道耗尽型MOS管时,在SiO2绝缘层中掺入了大量的碱金属正离子Na+或K+(制造P沟道耗尽型MOS管时掺入负离子),如图1(a)所示,因此即使vGS=0时,在这些正离子产生的电场作用下,漏——源极间的P型衬底表面也能感应生成N沟道(称为初始沟道),只要加上正向电压vDS,就有电流iD。

    PMOS管与NMOS管相似,只是相反的是需要在栅上相对于源极施加负电压,栅上施加的是负电荷电子,而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层。当达到强反型时(到达阈值电压VTP),在相对于源端为负的漏源电压的作用下,源端的正电荷空穴经过导通的 P 型沟道到达漏端,形成从源到漏的源漏电流。同样的vGS越负(绝对值越大),沟道的导通电阻越小,电流的数值越大[4]。其电流特性如下图2.7所示:

     

    疑问回答:

    1.为什么夹断点的vDS电压是这个关系?

    导电沟道里都是电子,vDS增大会使电子都流向D端,从而使得沟道靠近D端导电沟道变窄,当vDS=vGS-VT时,他们正好相互抵消这种吸引电子的能力,所以就出现夹断点。

    2.为什么“夹断”后还有电流并且电流饱和不变?

    在夹断后出现的是耗尽层,横向电场大部分落在这个区,电场方向漏端指向源端,该夹断区边缘的反型电子(nmos),由于扩散,一旦电子进入该区域就会被电场加速扯到漏端,从而形成电流。 至于为什么电流恒定即饱和,因为电子迁移率不再与电场成线性增加的关系了,电子漂移速度达到饱和[3]。

    3.N/P MOS管的抽象模型

     芯片中,我们使用MOS管时是让其工作在饱和区的。也就是说:

    对于NMOS管来说,在其漏极加电压VDD,源极接地:

    在栅极加高电平(vGS>VT),则导通,导通电阻(D与S之间的电阻)很小,则S端为高电平;

    在栅极加低电平 ,则截止,导通电阻(D与S之间的电阻)很大,S端为低电平;

    当然实际这么接会烧坏管子的,这么画为了方便理解。

    NMOS模型

    对于PMOS管来说,在其源极加电压VDD,漏极接地:

    在栅极加低电平(|vGS|>|VT|),则导通,导通电阻(S与D之间的电阻)很小,则D端为高电平;

    在栅极加高电平 ,则截止,导通电阻(S与D之间的电阻)很大,D端为低电平;

    当然实际这么接会烧坏管子的,这么画为了方便理解。

    PMOS模型

    两种MOS的另一种画法:

    4.典型门电路设计

    1.cmos反相器设计

    如图2.15:输入高电平,下面的NMOS导通电阻极小,上面的PMOS截止电阻极大,根据电阻串联的分压原理,所以OUT高电平。输入低电平就相反。其中CL为负载电容,输出的电平转换时间取决于CL[5]。

    2.coms与非门与或非门设计

    如图2.16(a)与非门NAND:上并下串,任意一个输入为低电平,下面有NMOS会截止,电阻极大而输出高电平

    如图2.16(b)或非门NOR:上串下并,任意一个输入为高电平,上面有PMOS会截止,电阻极大而输出低电平

    3.与或非门、或与非门设计

    设计如下与或非门:

    如上图2.17所示:

    设计如下或与非门:

    如上图2.18所示,其分析原理与与或非门相似。

    4.异或、同或设计

    上图可以看出,同或的两种设计中,下面的方法使用更少的MOS管

    5.设计方法总结

    至此,我们可以总结一下,

    (1)输出out将设计分成上面PMOS下面NMOS两层,且上下数量相等,即一个输入要占用N与P各一个(输入没有取反的情况,若取反的话要加一个倒向器),即m个输入要2m个mos管。

    (2)整体是与非逻辑时,NMOS串联,PMOS并联;整体是或非逻辑时,NMOS并联,PMOS串联

    以或与非门为例,我们先把整体看成三部分的与非,那么这三部分的NMOS就是串联,PMOS并联,然后再看各部分内部是关系,NMOS就是并联,PMOS串联。

    (3)设计步骤: 根据逻辑公式化简为整体与非门或者整体或非门的形式,然后用门电路画出来,最后用MOS管画出来。

    参考资料:

    [1]从器件物理层面看MOSFET的内部结构 https://www.cnblogs.com/Atsea/p/3723858.html

    [2]详解,N沟道MOS管和P沟道MOS管https://blog.csdn.net/wuhenyouyuyouyu/article/details/83585461

    [3]mos管在饱和区时,其电子沟道已经被夹断了,为什么还有漏电流存在了?

    [4]VLSI设计基础,第三版,李伟华著(主要参考书,这是我本科学过的一本书)

    [5]反向器的性能分析https://wenku.baidu.com/view/c5491b795acfa1c7aa00cc0b.html

    展开全文
  • 门电路内部原理

    千次阅读 2019-10-13 12:39:36
    目录 前言 1、继电器 2、电子管 知识点 3、二极管 4、晶体管 ...总结:构造门电路 ...门电路-->...话说在设计数字逻辑电路时所用到的最基本是门电路门电路本身就是一种逻辑存在,这也算是一...

     

    目录

    前言

    1、继电器

    2、电子管

          知识点

    3、二极管

    4、晶体管

    5、MOS管

    总结:构造门电路


    前言

    晶体管-->门电路-->组合逻辑电路-->时序逻辑电路-->CPU运算电路

    这整体一套就可以搭建自己的CPU系统,就可以完全弄懂CPU。

    话说在设计数字逻辑电路时所用到的最基本是门电路,门电路本身就是一种逻辑存在,这也算是一种“封装”吧,我们在使用的时候不用去考虑门的内部结构,熟练掌握接口就OK,这些接口无非也就是输入输出控制。本文的重心不在讨论如何使用门电路,而是如何使用物理结构实现门电路。 

    这个图片是我举的一个例子,其实现在做单片机和一些嵌入式,通常都要看大量的芯片手册,来了解这些芯片的接口含义和具体使用的控制方法,不需要了解芯片内部的具体物理电路实现,这一层是用芯片的开发者,将芯片的使用从硬件搬到软件语言,供其上层开发者来用,我记得Linux中有一句话“提供机制而不是策略”,大概就是为上层提供接口,本层来实现这个接口,两者互不干涉。 

    我想点开这篇文章的你,应该了解门电路吧,门电路是用以实现基本逻辑运算复合逻辑运算的单元电路。

    常用的门电路在逻辑功能上有:与门或门非门与非门或非门与或非门异或门等几种。这里就不细说这些门电路,主要我们后面是如何实现这些门电路。

    “门”电路,这个门加了一个引号,是什么意思?

    我们生活中的门是什么,不就是门吗,一个可以组织生物进出的开关而已,然而计算机中的门就是这个意思,当把许许多多的门按一定要求连接在一块的时候,给接口引入电流,从另外的接口就有输出结果流出,里面全部用开关来实现逻辑,那么我们就来看看这个门。=开关


    1、继电器

    之前看过一本书编码,这本书里大致内容:从古代通信开始,传递信息和数字编码。接着用灯泡和开关来进行实现电路,接着继电器被发现,用继电器来充当开关使用,用电路来进行驱动继电器,用继电器和灯泡实现了门电路,并用基本的门电路来进行逻辑组合,实现了各种触发器、存储器、编码译码器、加法器等。直到后面设计CPU时,还设计了CPU指令集,因为要编写程序指令来使用,但是编写指令太困难太繁琐,因此将机器语言(指令集)升级为汇编语言。最后提到了操作系统和总线的一些历史和基本知识,总体写的不错,豆瓣评分高推荐大家去看看。

    在这里插入图片描述

    在这里插入图片描述

    在这里插入图片描述

    这些图片是我总结“编码”里面的,用继电器来实现基本门电路。继电器在上面的逻辑电路中作用:开关 


    2、电子管

    1946年2月14号,取名为ENIAC的第一台电子计算机在美国宾夕法尼亚大学诞生。世界上第一台计算机用1.8万只电子管,占地170m*2,重30t,耗电150kW。

    构造门电路需要什么:开关特性,这里说明一下真空二极电子管

    1883年,美国科学家爱迪生为了寻找电灯泡最佳灯丝材料,曾做过一项小小的实验。他在真空电灯泡内部碳丝附近安装一小截铜丝,希望铜丝能阻止碳丝蒸发。实验结果使爱迪生大失所望,但在无意中,他发现,没有连接在电路里的铜丝却产生了微弱的电流。爱迪生并不重视这个现象,只是把它记录在案,申报了一个未找到任何用途的专利,称之为“爱迪生效应”。所谓的“爱迪生效应”,实际上就是一种热电子效应。通过下面的实验,可以证明炽热的灯丝表面会有电子产生。增加一个带正电的电极,便会将电子吸引过来,呈现出电子发射现象。

    其实简单的说就是:灯丝加热后内部的电子会逃逸出来,在真空管内部可以自由移动,在外加电场的作用下使这些自由电子进行定向的移动,最终产生电流。如果电场反置,将阻止电流的产生。-单向导通性

     


    知识点

    分子与原子

    分子是独立存在而保持物质化学性质的最小粒子

    原子是构成化学元素的基本单元和化学变化中的最小粒子,由原子核和绕核运动的电子组成

    失去电子呈现正离子,得到电子呈现负离子

    气体、液体、固体,组成这三态的分子间隔不同,我们可以直接存在于气体分子之中,可以很少阻力的在气体分子中进行活动;在大多数的液体中我们也可以直接进入,比如把手放进水里面,就相当于我们人体分子进入水分子;但是对于固体而言,我们无法进入其中,因为其分子间隔太小。

    价电子:价电子指原子核外电子中能与其他原子相互作用形成化学键的电子(大多数是最外层电子)

    原子实:原子核加上除价电子以外的所有电子

    原子坍塌

    原子核带有正电荷,而电子的电荷的负的,所以原子核和电子之间有吸引力,类似太阳对行星的吸引力。电子为了不掉到原子核上,就必须绕着原子核高速运动,让离心力和吸引力达到平衡。但是这有一个严重的问题,那就是电子绕着原子核运动就是加速运动,而电荷的加速运动必然会产生电磁波辐射。按照麦克斯韦的电磁场理论进行计算,立刻就发现电子的电磁波辐射会很强,几乎瞬时就会损失掉全部的动能落到原子核上。

    能级理论

    物理学家玻尔提出:电子在原子核内并不是绕着原子核做疯狂的圆周运动,而是处于一些稳定的轨道上,在这些轨道上不会产生电磁波辐射,只有电子在这些稳定的轨道(也称为“能级”)之间跳动(也称为“跃迁”)时,才吸收或者发出光子,光子的能量就是两个轨道的能级之差,因此光子的能量就是“量子化”的,这就是最早的波尔原子模型。由玻尔的理论发展而来的现代量子物理学认为原子核外电子的可能状态是不连续的,因此各状态对应能量也是不连续的。

    原子核外电子排布规律

    1、泡利不相容定理:每个轨道最多只能容纳两个电子,且自旋相反配对

    2、能量最低理论:电子尽可能占据能量最低的轨道

    3、洪特规则:简并轨道(能级相同的轨道)只有被电子逐一自旋平行地占据后,才能容纳第二个电子

    能带理论

    上面提到的能级理论,说明了原子核外的电子是能级分布的,所以产生了能级。

    孤立原子的外层电子可能取的能量状态(能级)完全相同,但当原子彼此靠近时,外层电子就不再仅受原来所属原子的作用,还要受到其他原子的作用,这使电子的能量发生微小变化。原子结合成晶体时,原子最外层的价电子受束缚最弱,它同时受到原来所属原子和其他原子的共同作用,已很难区分究竟属于哪个原子,实际上是被晶体中所有原子所共有,称为共有化。原子间距减小时,孤立原子的每个能级将演化成由密集能级组成的准连续能带。共有化程度越高的电子,其相应能带也越宽。

    孤立原子的每个能级都有一个能带与之相应,所有这些能带称为允带

    相邻两允带间的空隙代表晶体所不能占有的能量状态,称为禁带

    被电子占满的允带称为满带。满带中的电子不能参与宏观导电过程。

    无任何电子占据的能带称为空带

    价电子所填充的能带称为价带

    由自由电子形成的能量空间称为导带。金属价带和导带间不存在禁带,所以金属价带就是导带。

    载流子:电流载体,称载流子,在物理学中载流子指可以自由移动的带有电荷的物质微粒,如电子和离子。

    导体

    导体是指电阻率很小且易于传导电流的物质。导体中存在大量可自由移动的带电粒子称为载流子。在外电场作用下,载流子作定向运动,形成明显的电流。金属是最常见的一类导体。金属原子最外层的价电子很容易挣脱原子核的束缚,而成为自由电子,留下的正离子(原子实)形成规则的点阵。

    电解质的溶液或称为电解液的熔融电解质也是导体,其载流子是正负离子。通常情形下,气体是良好的绝缘体。如果借助于外界原因,如加热或用x射线、y射线或紫外线照射,可使气体分子离解,因而电离的气体便成为导体。

    半导体

    半导体指常温下导电性能介于导体与绝缘体之间的材料。与金属或电解液的情况不同,半导体中杂质的含量以及外界条件的改变(如光照,或温度、压强的改变等),都会使它的导电性能发生显著变化。

    本征半导体

    完全不含杂质且无晶格缺陷的纯净半导体称为本征半导体,电子-空穴对的产生而形成的混合型导电。制作CPU的纯净半导体高达99.999999999%的纯度。本征半导体的导电能力主要由其本征激发决定。(主要有硅、锗材料)

    本征激发

    在极低温度下,半导体的价带是满带,受到热激发后,价带中的部分电子会越过禁带进入能量较高的空带,空带中存在电子后成为导带,价带中缺少一个电子后形成一个带正电的空位,称为空穴。

    自由电子与空穴

    空穴导电并不是实际运动,而是一种等效。电子导电时等电量的空穴会沿其反方向运动。 [2]  它们在外电场作用下产生定向运动而形成宏观电流,分别称为电子导电和空穴导电。

    导带中的电子会落入空穴,电子-空穴对消失,称为复合。复合时释放出的能量变成电磁辐射(发光,也就是释放光子)或晶格的热振动能量(发热)。在一定温度下,电子-空穴对的产生和复合同时存在并达到动态平衡。

    杂质半导体(N型/P型半导体)

    在本征半导体中掺入某些微量元素作为杂质,可使半导体的导电性发生显著变化。

    掺入三价元素为P型半导体

    掺入五价元素为N型半导体

    PN结

    这个概念比较重要,因为这是后面好多特性管子的基础

    理解这个PN结对理解后面的晶体管很重要,理解这个PN结要理解能带理论,能带理论根据量子理论将电子分布分成层级,将能量量子化,在晶体中可以产生能带,为这个PN结的产生提供可实现基础。

    导带

    施主能级(5价掺杂的额外电子

    受主能级(3价掺杂的空穴位置

    价带

    (什么意思:最外层电子很容易到达受主能级,施主能级的电子很容易到达导带也就是成为自由电子)

     具体要弄懂PN结这个东西具有单向导通性,那么这个东西是否可以作为我们的开关呢?


     

    3、二极管

    其实主要的就是理解PN结的原理。前面提到的二极管是电子管制作的,这里要说的二极管是由半导体构成的。

    这些是基本的二极管符号

    二极管主要的功能:单向导电

    上面说到了PN结,二极管就是由一个PN结构成的,单向导通性,正偏导通电路,反偏截至。

    正偏时:内电场被强制越过,电子移动产生电流

    反偏时:增强内电场,电子无法越过,截止电流(但是反向是可以击穿的)


    4、晶体管

    TTL电路,也就是晶体管电路,由两个PN结组成,接下来主要说明双极晶体管的原理。双极结型晶体管有两种基本结构:PNP型和NPN型。

    在这3层半导体中,中间一层称基区,外侧两层分别称发射区集电区

    用一个电流来驱动另一个电流(晶体管为:电流驱动

    在这个图中解释了,三极管的基本原理,三极管还有很多特性,这里只说明其开关特性,使其工作在饱和区截止区就可以满足我们的需求。


    5、MOS管

    上面说到的晶体管,是双极晶体管,这里说到的场效应管单极晶体管

    FET:场效应管

    JFET:结型场效应管

    MOSFET:金属-氧化物半导体场效应晶体管

    CMOS:互补金属氧化物半导体

    用电压来驱动电流(场效应管为:电压驱动


    总结:构造门电路

    根据上面说的二极管、晶体管、场效应管,虽然只说明了其部分使用原理,但是对于构造门电路,从原理上已经可以了,此外这些电子器件还有很多特性,还有很多的电路如:放大电路、反馈电路、集成运放、振荡电路、滤波电路、整流电路等很多不在说,因为我们只关心门电路也就是开关作用。还有一些电路的参数也抛开不谈,那样我觉得会加大理解难度,这篇文章主要从原理弄明白大概是如何构造的。

    二极管与、或门

    三极管非门

    TTL非、与非、或非、与或非门

    CMOS非、与非、或非、异或、三态门

    这里再说一下TTL反相器,(硅管正偏压降0.7V)

    对于这个总结,还有很多没有提到,我也可能存在一些理解偏差,还望大家能指出。要学习更多的还得更加深入了解。

    展开全文
  • 各种门电路的版图设计,数字电路,包括与非门,或非门,异或门,选择器等等
  • 最近要研究一下滤波器设计的无乘法器的实现,所以要学习一下加法器的电路,丢了一段时间,忘的差不多了,这里罗列一下常用的门电路的符号。 这是一个1位全加器的数字电路组成: 以下两幅图可以复习一下数字电路中...

    最近要研究一下滤波器设计的无乘法器的实现,所以要学习一下加法器的电路,丢了一段时间,忘的差不多了,这里罗列一下常用的门电路的符号。

    这是一个1位全加器的数字电路组成:


    以下两幅图可以复习一下数字电路中的常用的组件。

    
    展开全文
  • 用多种方案设计1位全减器电路

    万次阅读 2009-11-27 08:28:00
    A为被减数,B为减数,C为低位的借位,Z0为差,Z1为向高位的借位。 真值表为ABCZ0Z10000000111010110110110010101001100
  • 数字逻辑电路—全减器的实现

    万次阅读 2017-09-20 22:24:47
    全减器
  • 74HC138&门电路设计一位全减器电路  这个是数电课本上的一个习题 (上课效率基本为0 所以只能下课 自己学点 所有的课程都是 这样  )刚明白这个题目 写下来 也让自己加深一下理解 也希望可以帮助到大家 哈哈...
  • 实现“三个开关控制一个灯的电路”,要求改变任一开关的状态,都能控制改变灯的状态(亮或灭)。选用3线—8线译码器(74LS138)、四输入与非门(74LS20),以及一些简单零件,做而论道设计电路如下:图片链接:...
  • CMOS和TTL集成门电路多余输入端如何处理?

    万次阅读 多人点赞 2013-04-19 10:43:14
    CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作? 一、CMOS门电路   CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它...
  • 需求说明:Verilog设计 内容 :常用集成门电路的逻辑符号对照表 来自 :时间的诗 原文:http://www.51hei.com/chip/420.html 常用集成门电路的逻辑符号对照表 三态门,同或门,异或门,或非门,与或...
  • 数字电路设计之verilog的级描述

    万次阅读 2014-09-28 15:08:35
    使用verilog的
  • 用proteus来仿真二极管与门电路

    万次阅读 2020-10-06 15:11:35
    假设电源为5V, 大于4V的电压成为高电压(专业术语叫高电平), 记为... 现在, 我们用电路来实现与运算, 对应的电路称之为与门, 看图: 可见, 当且仅当输入都为逻辑1时, 结果才为1, 这就是与门电路
  • 数字电路设计之D触发器的级实现

    千次阅读 2014-09-28 20:20:08
    直接使用行为级描述太简单了,
  • 数字电路中的时序分析(一)

    千次阅读 2017-07-27 11:34:18
    最近在设计中遇到了亚稳态情况的处理,因此又回头去看了一下数字电路中的时序分析,本篇文章主要讲的就是数字电路中的时序分析。  延时可以分成两大类:一类是延时;另一类的是D触发器的延时。这两类延时在时序...
  • TTL门电路与CMOS门电路引脚是否能悬空及原因解释

    千次阅读 多人点赞 2018-05-06 12:20:59
    COMS集成电路的输入阻抗很高,输入端悬空... 对TTL门电路来说具有输入特性和负载特性,存在开门电阻Ron和关门电阻Roff,若Ri小于关门电阻,则相当于引脚接了低电平;反之,若Ri大于开门电阻,则相当于引脚接了高电...
  • 利用逻辑门电路构造二进制加法器

    万次阅读 2015-01-04 11:14:37
    计算机所做的计算处理只有加法,有了加法就可以用加法计算除法,乘法,减法。而计算机所处理的数据也只是二进制数也就是0和1。下面简单阐述二进制加法机的构造原理,这是cpu计算单元的基本计算原理。...
  • 在数字电路中,根据逻辑功能的不同而分为两大类,组合逻辑电路与时序逻辑电路。 1、何为组合逻辑电路 我们只需铭记一点就是,这种电路的输出Y只与当时的输入X有关,而与之前的输入X’无关。所以这是一个可以随输入X...
  • 时钟定时器课程设计multisim电路仿真

    万次阅读 2014-12-01 00:47:47
    时钟定时器课程设计multisim电路仿真 都是泪.... 进入正题,先给出整个仿真电路,然后对各个模块进行逐一分析. 下载文件: 信号发生模块,采用555timer的多谐振荡模式 该模式下的特点在电路注释中有...
1 2 3 4 5 ... 20
收藏数 23,751
精华内容 9,500
关键字:

门电路设计