cadence_cadence 教程 - CSDN
cadence 订阅
楷登电子 [1]  (Cadence DesignSystems, Inc; NASDAQ:CDNS)是一家专门从事电子设计自动化(EDA)的软件公司,由SDASystems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计自动化(Electronic DesignAutomation)、半导体技术解决方案和设计服务供应商。 [2]  Cadence总部位于美国加州圣何塞(San Jose),在全球各地设有销售办事处、设计及研发中心。2019年,Cadence被《财富》杂志评为“全球年度最适宜工作的100家公司”。 [3] 展开全文
楷登电子 [1]  (Cadence DesignSystems, Inc; NASDAQ:CDNS)是一家专门从事电子设计自动化(EDA)的软件公司,由SDASystems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计自动化(Electronic DesignAutomation)、半导体技术解决方案和设计服务供应商。 [2]  Cadence总部位于美国加州圣何塞(San Jose),在全球各地设有销售办事处、设计及研发中心。2019年,Cadence被《财富》杂志评为“全球年度最适宜工作的100家公司”。 [3]
信息
外文名
Cadence Design Systems
简    称
Cadence
年营业额
约 23.4 亿美元(2019年) [4-5]
总部地点
圣何塞
经营范围
电子设计技术、程序方案服务和设计服务
成立时间
1988年
公司名称
楷登电子
Cadence公司简介
Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence 公司创新的“智能系统设计”(Intelligent System Design)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算、数据中心、汽车电子、航空、物联网、工业应用等其他的应用市场。 [6]  Cadence公司总部位于美国加州圣何塞(SanJose),在全球各地设有销售办事处、设计及研发中心,现拥有员工约8100名。 [7] 
收起全文
精华内容
参与话题
  • 适合新手入门学习,资料详细,自己也是找了很久才找到
  • cadence初学者的建议

    万次阅读 2018-01-02 20:48:30
    cadence的学习建议

      由于是自动化专业的学生,所以在大一就听说了单片机、PCB等一些东西,但是一直没有着手去弄,一直到了大二,学校举办了机器人比赛,得到了一些学习和锻炼的机会,所以那时候就比较喜欢弄这些东西,直到后来做完校内赛,就加入了校机器人队,我一直觉得这个是我改变让人生的一个决定。从此开始走向了学习使用cadence和单片机的道路。

      我想先通过这篇总结来每周更新一次自己的学习经历和遇到的一些问题的解决方法。对于初学者来说,cadence的步骤确实很多,规则等一时半会儿都不太会理解,相比于其他的一些电路板设计软件,cadence还是有他自己的一些优点,比如cadence的焊盘设计,原理图设计,PCB设计都是分离的软件,这样对于一个公司同事之间的合作都是非常方便的,大家都来负责自己的板块就可以,不依赖其他人,还可以外包PCB等,在设计过程中,都是很严谨的,相比于其他软件,会感觉比较繁琐,但是要是用习惯会觉得这样很有道理。

      1.在第一次画原理图的时候一定要规整,明白你整个系统的结构,将每一个模块分开画,用跨页符连接这个网络,这样很方便你以后查错和查看,分析一些原理性的问题。

      2.在画库的时候最好只画一个库,所有的原理图库在一起,因为有些件你可能会反复用到,这样的话你不需要重新画,也会把footprint带过去。

      3.在画封装的时候很多封装都是标准的,所以对于这些你只需要画一个就可以了,当然你也可以利用一些封装生成器来生成,比如cadence library builder(虽然我现在还不会用哈哈),LP Wizard,目前常用的是后者,确实很好用,只要是标准的封装几乎都有,所以只需要将datasheet里的参数输进去就可以了,还有一点,在生成的的时候需将焊盘的路径设置一下,这个后期我应该会写一下。

      4.封装最好放到一个文件夹里,这样也方便以后管理,用到什么直接上这个里面找就行了,不至于很乱。

      5.画PCB的时候有很多需要注意的地方,什么关于电流的啊,关于电磁干扰的啊,什么差分线啊,过孔啊什么的,这些都是很多门学问,所以这个用到什么去看这方面需要注意的东西。PCB这个文件夹里需要有的东西是网表,封装库,还有板子。

      给大家分享一个文件夹的建立范例,仅供参考。

    展开全文
  • cadence17.4 下载安装

    万次阅读 2019-10-23 15:52:28
    cadence17.4下载地址: 点击下载 cadence17.4安装教程: 1、下载解压,得到Cadence SPB Allegro and OrCAD 2019 v17.40原程序,解压后得到SPB17.40.000.Full.Setup.DVD1.iso和SPB17.40.000_Library.Full.Setup.DVD...

    cadence17.4下载地址:

    点击下载

    cadence17.4安装教程:
    1、下载解压,得到Cadence SPB Allegro and OrCAD 2019 v17.40原程序,解压后得到SPB17.40.000.Full.Setup.DVD1.iso和SPB17.40.000_Library.Full.Setup.DVD2.iso两个镜像包;

    2、首先用虚拟机或winrar解压SPB17.40.000.Full.Setup.DVD1.iso镜像文件,找到SPB17.40.000.Full.Setup.DVD1\Disk1\LM文件夹,双击Setup.exe安装Cadence License Manager;

    3、注意:安装的最后直接关闭退出Cadence License Server Configuration界面;

    4、双击\Disk1\Setup.exe,安装Cadence SPB软件(默认安装)

    5、安装过程中会提示加载DVD2,此时退出已加载的DVD1,加载SPB17.40.000_Library.Full.Setup.DVD2.iso镜像完成安装即可;

    6、打开Crack文件夹,复制LicenseManager到“C:\Cadence\”
    双击运行“LicenseManagerPubKey.bat”
    复制tools到 “C:\Cadence\SPB_17.4\,运行ToolsPubKey.bat,程序会开始打补丁,此过程耐心等待,补丁打完后会自动关闭窗口;

    7、复制License.dat许可证文件 到C:\Cadence\LicenseManager
    运行LicenseServerConfiguration.exe,指定License.dat路径

    8、右键管理员身份运行lmtools.exe,切换至“Start/Stop/Reread”选项卡
    先点击Stop Server停止服务,然后再点击Start Server开启服务~

    9、以上就是Cadence SPB Allegro and OrCAD的详细安装教程。

     

    展开全文
  • Cadence 16.6基本操作技巧

    万次阅读 多人点赞 2019-06-12 15:32:03
    都是工作上碰到的需要学习的知识,比较实用。 1、修改Pin脚网络 set up --user preference Editor ...2、在使用测量工具的时候,在Find处选择对象就一定会吸附到该对象中心,否则就可以选择任意位置。...

    都是工作上碰到的需要学习的知识,比较实用。

    1、修改Pin脚网络

    set up --user preference Editor

    Logic--net logic

    Option处选择网络,然后find处选择Pins,之后点击要修改网络的Pin即可将原来的网络修改为所选择的网络。

    2、在使用测量工具的时候,在Find处选择对象就一定会吸附到该对象中心,否则就可以选择任意位置。

    3、交换两个器件的位置

         Place--Swap--Components

    4、走线的模式

           在走线状态下,option状态栏下的bubble选项:

           off--走线的时候基本使用这种模式。

            hug only 推挤走线的时候只是hug不会移动走线。

           shove preferred推挤走线的时候会移动已经走好的线和过孔,不推荐这种模式。

    5、改变飞线布线模式

    有jogged和straight模式。

    Jogged:当飞仙呈水平或者垂直时自动显示有拐角的线段。

    Straight:最短的直线段。

    (因为之前用的AD所以一直习惯直线段的飞线模式,但是后来习惯之后还是觉得jogged的模式更合理。)

    6、内电层敷铜

    叠层设置好之后,该层是没有铜皮的,需要自己敷。(AD是设置完叠层就有了)

    先画一块在route keepin层的铜皮,这相当于设置了可以布线的区域,之后画的铜皮都会在这个框里面,当然走线也不能超出这个框。

    具体流程:

          a、只打开board outline层

          b、shape --compose shape,options和find处设置如下图设置完之后直接画一个大于outline层的框即可。

    Find处只需要选择line,不需要选择其他。

    有时候你框选了但是route keepin的shape没有出来。是因为你的outline处于fix状态,解锁之后就可以了。

           c、选择外框,右键选择expand/contract,需要缩进20mil。

            d、之后设置层数和网络直接铺一整块铜皮即可。铜皮基本选择dynamic模式。

    7、绕T型等长

     A、打开CM进行如下设置

      

     选择F1_DQS,右键creat-pin pair,则出现右边的选项框。First pin可以理解为源端,second可以理解为负载端,在T形网络中, 一个源端最多可以对应四个负载端,等长即从源端到每个负载端的长度一样。

    设置好pin pair之后按ok会出现这个警告,意思是设置完pin pair之后必须马上设置规则,否则过一段时间,设置的pin pair会消失,得重新设置。

    B、将F0的DQS、DQSN、DQ0~7、RE、REN选择好pin pair之后,就可以设置match group。

    需要将每个pin pair选中之后再右键creat-match group。如下图。(不要直接点网络创建match group,一定要点pin pair)

    C、match group设置好之后,设置等长基准,这边以DQS为基准(选择其中一个即可),右键set as target。然后在其他单元格设置允许误差的范围。然后后面红色的数据表示超出范围,绿色的数据表示在范围内。

    打开检查模式。Setup--constraint--modes

    这个一定要打开,不然规则里面relative delay出不来,即如下图所示3列是没法显示的。

    D、之后就手动绕等长。

    1)这个是走蛇形线。Options如下设置。(差分最好走5W线宽)

      2)状态条没有显示了(摘录自网上)

    https://img-blog.csdnimg.cn/20181221170219569

    https://img-blog.csdnimg.cn/20181221170219596

     F 、T型第一根引出的线可以走的比较长,但是延展到其他四个端点的线最好能走直线不要绕。虽然延伸出去的线是高阻状态,           但是它会有反射,先越长反射越大,所以尽量走短线。。

    net schedule,点击这个,点击想要查看的网络,可以查看从s端到d端的飞线。

             顺序是先让T区两端的线保持一样长,总长误差5mil以内的,比如DQS和DQSN这两根线,两端线的误差就要在1mil以内。            总长误差在100mil以内的,两端线的误差可以适当长一点。

    可以点击 ,然后选择想要查看的对象,查看线长信息。

    绕的之后掌握的技巧:

    先看一下这一个match group里面的线差距怎么样,然后找一个适当的长度,将基准线调成这个长度,然后先将误差比较小的线完成,之后绕误差相对可以大一点的。(一开始先调了基准线导致后面有些线无法缩小,之后得将所有线整体饶长)

    G、饶等长比较方便的命令。

    Route--timing vision

    这个功能直接让比基准长的一种颜色,比基准短的一种颜色,绕好的显示一种颜色,直接绕就好了,不用去看规则管理器。

    Route--auto-interactive delay tune

    选择命令,然后框选想要等长的线就好了。

    H、最近画好的板子在仿真的时候知道,等长不是根据基准DQS绕的,是需要组内所有长度误差都在30ps以内,所以一开始可以根据上述步骤调试,之后再根据仿真结果调试。30ps约等于200mil(经验值),以这个值调整出来的不会差很多。

     

    8、关于规则的有关设置

    set up--Constraints--modes

    这几个参数都需要设置,具体看公司要求。

    sapcing mode都需要打开,假如有些可以忽略的再waive掉。

    相同网络的靠太近也会报错,这个也需要都打开。

    9、导出设置

    1)导出选项

     File→Export→Sub-Drawing

    在Find 窗口中选择需要导出的选项,可以是option里面的任何东西,比如Line/shape/cline。

    2)在命令窗口输入x 0 0  (导出文件的参考基准坐标,Compelet完直接按X就可以不用去选下面的窗口,如果X被快捷键占用则使用pick)

    输完坐标后,按回车,弹出保存CLP文件的窗口,将CLP文件命名保存。

    3)导入选项

    将CLP文件放到需要导入的文件的当前目录下

    File→import→Sub-drawing选中需要导入的CLP文件

    输入基准坐标(想导入到哪个坐标,就输入什么坐标,基本为    x 0 0)

    回车完成导入。

    PS:要在两个PCB中相互导入Line/shape/cline需要两个文件的叠层层数和各层的名字一致,一般的操作,会将导出的文件的叠层改成和要导入的文件一致,如果要导入via,还需要在要导入的PCB的中也有这个via的路径

    10、铜皮不能自动更新

    铜皮属性是dynamic copper,但是修改的过程中他不会自动更新。可以选择shape--global dynamic shape parameters(这边改动之后所有铜皮都会修改为相应的设置)

    将dynamic fill设置为smooth即可。

    11、修改Shape属性的outline

    首先关闭其他东西,直留一个outline。

    然后shape--decompose shape,在option那边选择board geometry --outline。

    最后框选住整个outline就会变成board geometry属性的outline了。

    12、铜皮显示修改

    调高之后就可以正常显示,上图我总觉得和静态铜皮一样。

    13、画弧形线

    Route--unsupported prototypes--auto-interactive convert corner

    然后点击需要变弧形的线就可以变成一条弧形线。

    14、工程性问题

    PCB完成后需要检查一下NPTH(非金属化孔)是不是有金属连接,有金属连接都需要改成PTH(金属化孔)。另外,NPTH也需要加上solder mask,假如不加板厂默认是塞孔。

    在建通孔pad或者Via时也把公差加上都按+/-4mil就可以了,安装孔和插接孔,只能大不能少,避免因为公差原因无法安装。(在出NC drill那边修改)

    调整字符时需要打开对应层的Solder mask和焊盘,宁愿删除也不要压到Solder mask上,所有的封装制作时都需要对应的Assembly层丝印,以免删除Silkscreen后没有备用。

    15、snap pick to

    这是一个很好用的操作,先选择一个命令,比如移动或者复制,然后鼠标移动到想到操作的目标附近,右键选择snap pick to。  (segment vertext为线段顶端,比较常用)之后目标会吸附在光标上,将目标移动到相应位置,再右键选择snap pick to,至此操作完成。

    在shape edit boundary时也很有用,因为假如铜皮的端点不在格点上的话是选中不了的,这个时候就可以选择snap pick to--segment vertsxt,这样就可以很容易的选中铜皮的端点。

    16、更换via的网络

    需要使用EDA365 skill

    3、route tools--change via’s net

    出现以下对话框,点击pick

    然后点击相应网络,done。

    再选择select,点击相应过孔,done

    17、Waive DRC

    Waive DRC之后还会显示是因为waive掉的DRC是在show的状态下。

    选择display--waive DRCs--blank即可关闭。当然选择show可以开启,在最后检查的时候可以选择show再检查一遍waive掉的DRC是否没有影响。

    18、铜皮过BGA

    敷铜过bga的时候会遇到以下问题

    这样的铜皮比较参考性就不是很好了。可以设置以下参数,shape select--选中铜皮右键--parameters即可出现以下对话框。

    将红圈标注位置设置为3.5即可变成下图所示

    这样铜皮就相对比较完整。

    需要说明一下这边的参数是在规则管理器设置的参数上面再额外加的。

    比如假如在规则里面设置shape to via的间距为4mil,然后又在parameters 这边设置via的间距为4mil,那么实际上shape to via的间距会变为8mil。

    19、update to smooth

    有的时候不能update to smooth,因为只有一个外框但是没有填充的shape是删除不了的。这个时候可以关闭所有图层然后打开bound。

    点击out of data shape前面那个小框,会出现对应没删除铜皮的坐标,点击坐标即可跳转到相应的铜皮,删除即可。

    20、复用布局和走线

    选择placement edit模式

    选择除group之外其他的选项,框选需要复用的布局,右键(需要选中元器件右键)place replicate create,在空白处右键done,会自动跳出需要保存的文件,命名后保存即可。

    然后选择还未布局的元器件(划重点!必须是一模一样,有一点不一样都会导致复用布局出错),右键(需要选中元器件右键,其他位置右键不会出来相应选项)place replicate apply,选择刚才保存的文件即可。

    复用一遍之后有改动需要再次复用时,需要先在placement edit 模式下选择group,然后右键disband group。然后再按之前的步骤即可复用。

    这个技巧操作过程中可能会出挺多错,有时候也会有元器件对不上的情况,但是你多试几遍熟悉了之后就会觉得挺方便的。

    21、 调整差分线

    调整差分线的时候,即用连线命令在差分线拐角位置开始走线,外围的那根线会有走不出来的情况。这是因为拐角外围的那个点内围没有与他平行的点,但是内围的线在外围有对应的平行点,所以内围那根线可以走出线。

    除此之外,option那边的bubble必须设置为off。不然也是不行的。

             

    22、移动命令的option选项

    Ripup etch(rip up:撕毁、取消):移动元器件的时候会有飞线,并且移动之后,元器件上面原本的走线会消失。

    Slide etch(slide:滑动):移动元器件的时候没有飞线,移动的时候,元器件上面的走线会一直相连,并且走线是以45°的形式变化。

    Stretch ecth(stretch:延展):移动元器件的时候没有飞线,移动的时候,元器件上面的走线会一直相连,但是走线是以无角度约束的变化。

    假如上面三个都不选的话,移动的时候会有飞线,而且线不会有变动。

    rotaion那边有三个选项,分别是type,angle和point。

    type里面有两个选项,absolute是绝对的意思只能旋转一次,incremental是持续的意思能够不停的旋转。

    angle是角度,但是设置45°的时候,只能是右键旋转才能使用,貌似用快捷键只能旋转90°(因为快捷键设置的时候是旋转90°)。

    point那边是在旋转的时候以什么为基点,想要选中的所有元器件一起旋转并且不改变布局,是用user pick。

     

    在此说明以下技能均是EDA365网站所学习到的。

    23、静态铜实心显示(但还是网格显示看着舒服,并且与动态铜有一个区分)

    24、铜皮设置

    假如设置in-line的话,隔得近的孔之间的铜皮会没掉,比如下图这样:

    25、静态铜的手动避让

    选择一个画manual void的方式,就可以画一个框将需要避开的过控或者焊盘避让开。

    因为动态铜避让之后内部会很不平整,所以用这个方法还是很不错的。

    26、修改铜皮拐角为圆弧

    关于16.6版本是稍微有些修改

    是选择nanlog/rf

    半径设为5比较合适。

     

    27、allegro保存时,如果名字相同,不会提示覆盖文件

    28、调整线间距

    布线过程中可以控制,框选中一组线后,用右键菜单中的route spacing功能设置好间距就可以均匀布线了。

    29、allegro导入dxf(这个是自己总结的)

    File—import—dxf

    假如没有勾选incremental addition,dxf导进去之后之前的内容都会消失。然后点击edit/view layers

    按照上述步骤,创建一个新的subclass,创建好之后map一下,点击ok,返回之前的对话框,就完成了dxf的导入。

    之后可以在color dialog打开看一下导入的是否正确。

    之后还需要将dxf中的外框部分转化为outline

    之后就是将outline选中,因为线是一段一段的,所以需要单击点过去将它们连起来。如图中蓝色部分。

    30、删除via内层的焊盘

    需要删除内层焊盘的原因是增大敷铜面积,由于via删除内层焊盘之后,在内层就相当于hole,所以需要重新设置hole到via以及hole到line的距离,具体数值需要跟板厂确认。层数和铜厚都会影响这个数值的大小。

    set up--unused pads suppression

    将pin和vis的框都选中,再将dynamic unused pads suoression 和display padless hole(选中这个,在去点去掉内层焊盘的via时可以有一个虚框存在)勾上

    到此为止,以后估计不会再更新了。

    展开全文
  • cadence中文版完整教程

    2020-07-30 23:33:35
    我见过最好的cadence开发完整教程,从cadence入门,virtuoso的使用,验证工具使用,verilog使用,综合工具使用。版图等你需要的所有知识。把这个文档搞懂,找工作没有问题。
  • cadence7.2

    2020-07-28 23:30:29
    cadence 7.2 下载地址。只有软件本体,没有license授权。需要的看着下。
  • Cadence软件下载程序

    2020-07-27 23:30:34
    上传的是Cadence软件专用软件,可以自动完成实Cadence16.6或17.2软件的下载,安装,破解一条龙服务,无需自己操作。
  • cadence 17.2入门学习1

    千次阅读 2019-09-26 08:24:18
    下面这个是我下载cadence软件的下载链接,这里32位的同学要注意,不能用17版本的cadence,可以用16的,据说cadence这个软件以后升级都是往64位发展,并且16的不能打开17的,安装前一定要用管理员的身份打开阿狸狗,...
       本博客持续更新中,博主刚开始学,只是个搬运工,毕竟我文笔不好也没有那么NB(毕竟这是个学习笔记)
    

    自己去找个案例做,我这图片仅供参考不连贯

    下载方法及连接

    下面这个是我下载cadence软件的下载链接,这里32位的同学要注意,不能用17版本的cadence,可以用16的,据说cadence这个软件以后升级都是往64位发展,并且16的不能打开17的,安装前一定要用管理员的身份打开阿狸狗,并且退出杀毒软件,不然会破解失败,破解失败就把关于“它的文件”删干净,不知道为什么用软件删不干净,我是自己翻文件夹用电脑管家粉碎删的,还有下面这两个安装程序也删了,安装的时候别动电脑,让他自己慢慢下。(os:来自安装了七遍的人的警告)

    下载地址
    在这里插入图片描述

    更新补丁后快捷方式失效怎么办

    破解好,最好更新补丁,不然你永远不知道会有什么bug等着你,更新完,开始目录里的快捷方式可能会失效,点进去出现界面2等待就好,可能会稍微久一点,跳出界面3,点击修复就好了。
    在这里插入图片描述

    cadence软件介绍

    下完在电脑开始>cadence release下目录里有一大堆的快捷 方式。一开始我看到这些有点蒙,经过了解,cadence这个软件功能非常丰富,也适用于团队合作,你可以看下面这个链接,各个功能模块都是分开的。

    Cadence SPB 整个软件系统分为18个功能模块


    这个链接是关于orcad 和allegro的区别,前者适合画原理图,后者时候画PCB。

    在这里插入图片描述
    新手只要用这两个就好,快捷方式不会自己生成
    阿狸狗安装软件可以一键生成orcad和allegro的快捷方式
    生成快捷方式打不开的话就去开始目录下自己找
    在这里插入图片描述


    o( ̄︶ ̄)o

    Cadence Product Choices

    打开OrCAD, 会弹出“Cadence Product Choices”对话框,里面虽然有很多的选项。但不管选哪个,运行的OrCAD界面都差不多,就是License的特性不同,就是部分功能有,部分功能没有,这里推荐选择“OrCAD Capture CIS”这个选项,这个画图时管理元件的功能比较厉害,并勾选”Use as default”作为默认选项,这样就不会每次启动OrCAD都要你进行手动选择啦。如果你想体验下其他的产品特性,比如“OrCAD Capture”,该如何切换呢。在OrCAD主界面的菜单栏“File>Change Product……”里进行切换


    新建工程

    File>New>Project 新建工程
    Name 输入命名 ,选择最后一个选项,点击Browse可修改工程盘路径,点击OK,开始绘制原理图
    在这里插入图片描述
    选中Design Resources或dsn文件,执行菜单命令Options>preference 可修改颜色、格点、字体等,单击颜色框修改颜色。
    在这里插入图片描述
    在这里插入图片描述
    右键单击page1,选中Schematic Page Properties可单独修改原理图的页面大小
    或者执行菜单命令Options>Design template,修改默认参数(这个是对所有的设计和工程生效的)
    在这里插入图片描述
    在这里插入图片描述


    如何不打印右下角的信息框

    o( ̄︶ ̄)o
    原理图页面右下角的信息框,以及上下边的边框和数字,左右边的边框和字母,可以在打开原理图页面后,选择工具栏Options Schematic Page Properties,在选项卡Grid Reference下面的Border Visible、Grid Reference Visible和Title Block Visible三个选项,都有Displayed和Printe两个复选框,不要勾选Displayed就不会显示了,不要勾选Printe就不会打印了,但是每一个页面都要设置一次
    虽然那个Title Block框可以直接用键盘的Delete键或者选中右击Delete删除,但是这样删除后再也找不到了,而且前面的对跨页连接off-page connector添加页面标号时会报错,这几乎是一个致命的错误,所以千万不要直接删除,老老实实的在这里勾选吧。。
    在这里插入图片描述
    在这里插入图片描述


    原理图库

    在画原理图前,先创建原理图库,执行菜单命令File>New>Library,右键>Save As可以改变路径和库名。
    在这里插入图片描述
    选中创建的olb文件,右键>New Part,新建一个元件库,会弹出New Part Properties 对话框,按需求填入名和封装,然后单击OK.
    在这里插入图片描述
    在新打开的界面中会出现下面这个虚线框,虚线框是元器件的内部。
    在这里插入图片描述
    执行菜单命令Place>Pin,弹出下面这个对话框,按需求修改,添加第一个引脚,或者一次性放完,最后修改。
    在这里插入图片描述
    放好的引脚可以移动,双击或者右键>Edit pins修改属性,外面的虚线框可以单击,通过四周的点拖动,改成合适的大小。
    在这里插入图片描述
    如果引脚很多的也可以通过放置引脚阵列完成,执行菜单命令Place>Pin Array,弹出下面这个对话框,按需求修改,点击OK。
    在这里插入图片描述
    放置,再框选中需要修改的引脚,右键>Edit Pins
    在这里插入图片描述
    就可以一次性修改所有引脚的属性了。
    在这里插入图片描述
    然后,由于虚线最后是不显示的,所以要画上实线,执行菜单命令Place>Rectangle,效果图如下
    在这里插入图片描述

    复合元器件

    若要生成有两个及以上部分的复合元器件,选中创建的olb文件,右键>New Part,修改Package Type里的数字,表示生成4个一样的元器件符号。
    在这里插入图片描述
    若要生成的几个部分引脚功能数量不一样可以选择Heterogeneous,如下。(当然这样每个部分的元器件符号不一样,所以要一个个画)
    在这里插入图片描述
    在Homogeneous这个选项下
    按之前的步骤做好A部分,可以在左下角选择B、C、D或者执行菜单命令View>Next Part ,切换其它部分的元器件符号,会发现已经自动改好了,只要改引脚编号就好,也可通过执行菜单命令View>Package观察,双击修改(PS:我双击没用)。(半圆可通过执行菜单命令Place>Arc绘制)
    在这里插入图片描述
    在这里插入图片描述

    元器件逆时针放置引脚

    一般都是顺时针放置引脚,像下面这样修改可实现逆时针放置
    在这里插入图片描述
    在这里插入图片描述
    像下面这样设置可将线条不画在格点上
    在这里插入图片描述

    添加元件库

    选中Library>右键>Add File,在下面弹出的对话框中可以找到软件安装路径自带的库。
    安装目录D:\Cadence\SPB_16.3\tools\capture\library
    也可以选择添加自己的库,打开.olb文件就添加完成,若不需要某些库了,选择不需要的库文件,右键>Cut。
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在page1页面执行菜单命令Place>Part(快捷键P),开始放置元器件。在弹出的Place Part 对话框中选择合适的库和需要的元器件,双击选中的元器件,在设计区域单击即可放置。也可在Part栏中输入需要的元器件名称。
    在这里插入图片描述
    单击,或框选可选中需要移动的元器件,选中元器件,右键>Rotate(快捷键R),可90度旋转元器件(或者执行菜单命令Edit>Rotate)。
    执行菜单命令Place>Wire(快捷键W)可实现电气连接,右键End wire或快捷键Esc可完成并退出连接。
    交叉的两根线交叉点要连接,只有出现一个点了,才是连接的。
    执行菜单命令Place>Net Alias(快捷键N),可放置信号名,以方便连线阅读原理图(就是AD里的网络标识)。
    执行菜单命令Place>No Connet,可使某些引脚不需要连接。
    在这里插入图片描述
    离页连接符,执行菜单命令Place> Off-Page Connecter,用于不同页面直接的连接


    o( ̄︶ ̄)o
    左侧有两种形状,它们没什么区别,不同的是图标和文字的位置不同,下侧Name里写上网络名,然后点击ok,在需要的地方点击放置即可,记得同一网络的网络名要相同。
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述


    总线,执行菜单命令Place>Bus(快捷键B)
    总线入口,执行菜单命令Place>Bus Entry
    地线,执行菜单命令Place>Power
    电源线,执行菜单命令Place>Ground
    添加图片,执行菜单命令Place> Picture,默认bmp格式,也可用其它格式
    添加文字,执行菜单命令Place> Text(快捷键T)
    在这里插入图片描述

    元器件编号重新排列

    原理图画完后,若元器件编号不是按顺序排列的,可以在PCB设计前把元器件重新排列。

    1. 选中原理图根目录dsn,执行菜单命令Tools>Annotate;
    2. 在弹出的对话框中,在Action栏中选中Reset part references to “?”,取消添加原理图元件时已经自动添加的编号,弹出的对话框全选确认;
    3. 再次进入Annotate对话框,在Action栏中选中incremental references update,重新对整个工程的所有元件重新编号,弹出的对话框全选确认,即可实现重排编号;
      在这里插入图片描述
      原理图设计完成后,要进行DRC验证,执行菜单命令Tools>Design Rules Check,选择需要检查的项目点击确定。

    o( ̄︶ ̄)o
    Check off-page connector connection 设置检查平坦式电路图各电路图间的电路端口连接器是否相符;
    Report identical part references检查是否有重复的元件序号;
    Check unconnected net 检查未连接的网络。


    执行菜单命令Edit>Find,在上方横条对话框中输入需查找的元器件或网络名,可以过滤掉无用信息。
    选中总工程目录dsn文件,执行菜单命令Edit>Browse,可浏览工程中各对象清单。

    当绘制原理图过程中,要修改元器件符号时,可用批量替换的方法实现,在工程目录中的Design Cache 中选中需要更新的元件符号,右键执行Replace Cache命令,在弹出的的对话框中,在Browse栏选中新的库文件,在New Part Name下拉列表框中选中新的元器件符号,在Action栏中选择保留原来属性或替换原来属性,单击:是、OK。

    批量更新:在工程目录中的Design Cache 中选中需要更新的元件符号,右键执行Uodate Cache命令,单击:YES、确认。

    双击原理图的元器件,在弹出的对话框中找到PCB Footprin,在下方的空白处输入PCB封装名。
    在这里插入图片描述
    修改完成后,在下方的标题框处右键,保存后再关闭。
    在这里插入图片描述


    o( ̄︶ ̄)o

    页面间连接off-page connector

    对于页面间连接off-page connector,还可以添加页面标号,成为下左图的样子,引脚名左边或右边都有一个[3],表示该引脚连接到第三页
    在这里插入图片描述
    首先要显示每个原理图页面的Title Block,打开原理图后在Options工具栏下的Schematic Page Properties选项下的GridReference选项卡里,勾选Title Block Visible中的“DIsplayed”,其右边的“Printe”表示打印原理图时是否打印这个小框。如果原理图中没有显示这个小框,会弹出错误如下图。
    在这里插入图片描述
    显示之后,点击工具栏Tools->Annotate…,选择Add Intersheet References,(如果要删除已经添加的页面标号,可以选择下方的Delete Intersheet References),然后点击确定,如下图
    在这里插入图片描述
    在Position里选择“Offset Relative to Port Name”,表示页面标号相对于引脚名偏移,它上方的“Offset Relative to Port”表示相对于引脚偏移,X Offset填10表示水平偏移10,在Format里选择喜欢的格式,默认的第一个“Standard(1,2,3)”即可,在前缀栏Prefix填上[,后缀栏Suffix填上],表示在页面标号的数字前后加上[和],如页面标号是3,就会显示[3],同时勾选最下方的“View Output”,可以在Excel里打开相关信息,它会自动在工程目录下生成一个*.csv文件(不勾选“View Output”也会生成),最后点击“OK”, 将打开的表格另存为一个Excel文件即可,如下图。
    在这里插入图片描述
    同时会在Outputs下面看到一个*.csv文件,如下图:

    在这里插入图片描述


    生成网表:

    选中根目录工程文件dsn,执行菜单命令Tools>Create Netlist
    在这里插入图片描述
    点击Setup选择allegro.cfg 文件的路径
    在这里插入图片描述


    o( ̄︶ ̄)o
    如果有的元件没有指定封装,会提示错误,此时右击工程文件*.dsn文件,选择Edit Object Properties,看看PCB Footprint这一列是不是都填好了,如果想改变表格的排列方式,在左上角右击,选择Pivot即可将行和列重新列出,成为下图的样子
    在这里插入图片描述


    生成元件清单:

    方法一:选中根目录工程文件dsn,执行菜单命令Reports->CIS of Bill Materials->Standard,选中Export BOM report to Excel。不建议勾选导出生成Excel…
    在这里插入图片描述


    o( ̄︶ ̄)o
    方法二:在Tools->Bill of Materials,要勾选Open in Excel,并制定.BOM文件的输出路径,通常和工程文件在同一个目录,至于表格中要输出的内容,在Header栏和下面的Combined Property string栏中按照下面的格式指定即可。其余的默认,同样会在Excel里打开元件清单,但它是按元件的种类列出的,并且会在指定目录下生成一个.BOM文件(BOM就是Bill of Materials的缩写),另存为一个Excel文件,如下图:
    在这里插入图片描述
    Header:填写Item\tQuantity\tReference\tPart\tpcb footprint,t后面的是可以随便填的,相当于下面那一栏对应的标题(如:项目\t元件名称\t物料编号\t用量\t封装\t订购数量\t价格)(下面那一栏会生成表格中的标题)

    Combined property string:填写{Item}\t{Quantity}\t{Reference}\t{Value}\t{pcb footprint}。可以根据需要调整Item,Quantity,Reference,Value,pcb footprint的位置,还能再加(\tGraphic\t \t)。

    同时会在Outputs下面看到一个*.bom文件,双击打开看到一个元件清单,如下图
    在这里插入图片描述


    打印原理图

    选中工程文件dsn,执行菜单命令File->Print

    展开全文
  • Cadence软件包工具及功能介绍

    千次阅读 2019-10-11 17:53:34
    Cadence软件介绍 Cadence是一个大型的EDA软件,它几乎可以完成电子设计的方方面面,包括ASIC设计、FPGA设计和PCB板设计。Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence...
  • 百度网盘免费下载完整版: 链接:https://pan.baidu.com/s/1uQbStXqzuxRAggny3iOwoA 提取码:t5fw
  • cadence元件库文件位置

    万次阅读 2018-09-06 16:03:58
    查找cadence元件库的具体路径!
  • Cadence Allegro16.6完整安装包+和谐文件 下载

    万次阅读 多人点赞 2018-02-01 21:38:04
    Cadence OrCad Allegro SPB 16.6 完整版+和谐文件  链接:https://pan.baidu.com/s/1jJeB37K 密码:tfao Allegro 软件实操100问PCB实战入门视频 链接:https://pan.baidu.com/s/1ggUi4lP 密码:1l2m
  • (1)首先要选择操作的模式:PCB空白处右键:Application Mode -> Placement Edit,如下图。   (2)然后,选择需要对齐的器件,右键:Align components就可以对齐了。
  • 安装cadence16.6/16.5经验(Unable to restart Cadence License Server with the new license file 'd:\Cadence\LicenseManager\license.dat'.'
  • 1、进入Linux系统,在桌面空白处右键,打开终端: 2、输入命令 ls ,查看所有文件 3、输入命令 cd Eda ,进入我们的项目设计文件中,然后再 ls... 启动Cadence 617版本。 5、成功打开Cadence 617开发环境 ...
  • 将原理图由AD导到Cadence

    万次阅读 2018-06-06 22:42:04
    一、版本Altium Designer17.1 Cadence 16.6二、操作1.在AD中将工程导出为.dsn文件,如下图2.新导出的.dsn在cadence 16.6中无法打开;需使用orCAD10.3。直接下载绿色版。但orCAD10.3与cadence 16.6共用一个环境变量...
  • 1、通过altium design的“另存为”把元件库转换为cadence库 2、将原理图通过altium design“导出”为cadence文件 3、将PCB文件(网表已下载)通过altium design“另存为”保存为allegro pcb editor文件 4、...
  • 现在好了,从065号补丁开始,Cadence的Capture CIS可以导入AD软件的原理图,而Cadence的Allegro PCB Editor可以导入AD软件的PCB文档,下面就说下转换方法。    转换之前我们需要将Cadence打上S65以上的补丁,目前...
  • 1.下载: 链接:https://pan.baidu.com/s/1wQcn0skDPxbFuVhhe8t_Aw 提取码:vrv2 2.安装:... 3.安装完成后,在安装包里有一个破议文档,根据提示,就可以完成了 ...
  • 最近在网络上寻找 Cadence Allegro SPB 16.6 的破解版,找到一些不错的链接,如: 链接1: Cadence Allegro 16.6高速下载+破解Crack教程(完美支持Win7 64bit) 下载之后安装,提示插入Disk2 ,然后就没有然后了。 ...
1 2 3 4 5 ... 20
收藏数 9,896
精华内容 3,958
关键字:

cadence