risc-v 订阅
RISC-V
信息
操作系统
未知
开发语言
开源协议
BSD
RISC-V
RISC-V 的领导者之一是David Patterson,他也在80年代参与制作了RISC 指令集。主流芯片架构(英特尔和ARM)都受专利保护,而即便付了授权费,指令集也十分复杂,需要很大的工作量才能让其适应具体的工作需求。为此,Patterson 计划联合资金较少的小公司和研究人员,为各自特定的需求,开发自己的芯片。参与者需要对相关的指令集和芯片设计进行实验,并将结果分享出去。为此,该计划需要一个不受限制的指令集。 不久前,Patterson和同事意识到他们可以将RISC-V 推广出去,而且学校的项目已经据此开发了好几个芯片核,其他一些项目也利用了这一指令集。 在某些方面,RISC-V更优势,效率也更高,而且由于代码集较小等其他功能,让其很适合开源芯片系统设计。而且由于物联网的崛起,Raspberry Pi 等设备的普及,RISC-V 社区应该会与它们一同发展。
收起全文
精华内容
参与话题
问答
  • RISC-V 介绍 本软件仓中托管了有关于openEuler RISC-V相关的信息,包括如何获取及使用openEuler RISC-V的文档、工程配置以及工具。 参与RISC-V SIG的活动 RISC-V 相关的活动由RISC-V sig负责。你可以通过如下方式...
  • RISC-V,主要区别于当代成熟流行商业内核架构在于,RISC-V是属于开源的内核架构,并且最为重要的一点是,发布RISC-V的基金会和研发机构,允许商家在RISC-V架构上进行非标准的指令扩展,同时不需要对外公开。...

    (刚刚投入芯片行业学习的新人,存在理解错误的地方欢迎指出,并探讨,还请多多包涵,谢谢!)
    RISC-V是区别于 INTEL x86架构、arm架构的另一种芯片内核架构。
    RISC-V,主要区别于当代成熟流行商业内核架构在于,RISC-V是属于开源的内核架构,并且最为重要的一点是,发布RISC-V的基金会和研发机构,允许商家在RISC-V架构上进行非标准的指令扩展,同时不需要对外公开。这样有利于商家形成自身封闭的、完整的、完善的指令结构体系。(正如苹果利用unix的公开资源,开发出macos,形成自身的封闭系统结构)
    RISC-V
    1、支持模块化可配置的指令子集
    在RISC-V的指令集结构体系中包括有:基本整数指令集“I”、标准扩展“M”、“A”、“F”、“D”、“L”、“Q”等,以及支持商家企业研发的非标准扩展。
    在研发产品适用的MCU、cpu,可以根据所需要的指令集子集加入适当的RISC-V内核模块,相对来说这样对芯片的设计更加的灵活。

    2、同时区别于MIPS架构,放弃了分子延迟槽的设计,大大的简化了芯片设计的复杂程度。在高性能的方面的芯片设计,采用高精度的分支预测算法来实现。
    3、无条件码执行,均采用条件分支跳转
    4、无零开销硬件循环
    2、3、4均在硬件电路结构设计方面简化芯片设计

    5、支持可变长指令编码
    支持“C”标准扩展,RV xx I /G均为32位指令长度,而C扩展指令为16位指令长,大大的节约了编码空间提高编码密度。

    展开全文
  • I have developed RISC-V Linux Distribution from all opensource packages, I can able to boot Image on RISC-V core successfully. For executing some thing on Linux distribution, I have to cross compile ...
  • RISC-V 自 2011 年推出以来迅速地普及。我们认为一个精简的程序员指南将进一步促进 它的发展,并促使新人理解为什么它是一个有吸引力的指令集,以及它与传统指令集架构 (ISA)的不同。 研究生期间自学资源之一,...
  • 【The RISC-V READER】中文版 v2.1 欢迎! RISC-V 自 2011 年推出以来迅速地普及。我们认为一个精简的程序员指南将进一步促进 它的发展,并促使新人理解为什么它是一个有吸引力的指令集,以及它与传统指令集架构 ...
  • 第一部分是CPU与RISC-V的综述,帮助初学者对CPU和RISC-V快速地建立起认识。第二部分讲解如何使用Verilog设计CPU,使读者掌握处理器核的设计精髓。第三部分主要介绍蜂鸟E203配套的SoC和软件平台,使读者实现蜂鸟E203 ...
  • RISC-V 生态架构浅析 前言 RISC-V最近越来越多的出现在科技新闻中,大量的公司加入到RISC-V研究和生产中。在越来越多的RISC-V研究热下,毋容置疑的是RISC-V的时代即将到来。让我们在这浪潮翻滚起来前,一起掀开RISC-...

    RISC-V 生态架构浅析

    前言

    RISC-V最近越来越多的出现在科技新闻中,大量的公司加入到RISC-V研究和生产中。在越来越多的RISC-V研究热下,毋容置疑的是RISC-V的时代即将到来。让我们在这浪潮翻滚起来前,一起掀开RISC-V的神秘面纱,提前了解一下RISC-V究竟是什么。

    什么是RISC-V

    RISC-V应该泛指RISC-V指令集及其衍生出来的一系列生态。而RISC-V指令集,类似于INTEL的X86 ,ARM指令集,是一个被CPU读取到内存后,指导计算机运行的指令集合。实现了该指令集的CPU,能执行指令集中规定的所有基本指令,使按该套指令集编译的程序能够无障碍运行,且具有同系列CPU可移植和兼容性。

    指令集有点类似于HTML规范,只是定义了基本的语法和规则。各个浏览器厂商依据该规范,自行投入研发能力实现出不同的产品,如下图所示。同一套HTML5规范,各个浏览器开发商实现的质量各有千秋,很显然让前端开发崩溃的IE已经如图所示自杀了,微软Edge已经转向了Chrome的怀抱。

    在芯片领域,应用范围最广的指令集都是收费的(X86基本不对外授权,ARM费用相当不菲),你能想象HTML5标记语言需要花几百万上千万美元授权才能开发浏览器吗?这真的是难以想象!所以芯片设计领域迫切需要一个行业认可的,高品质的指令集,它应该是OPEN的,免费的,一个世界范围可以参考使用的芯片指令标准。

    RISC-V指令集正式因为伯克利大学想开发一款CPU时,要么是一些老旧的架构,要么收费昂贵,芯片设计领域亟需一个开源的指令集。神说要有光,就有了光,神说要有空气,就有了空气,神说要有好的开源指令集,于是就有了RISC-V,没有好的轮子就造个轮子。RISC-V基金会就如W3C,RISC-V指令集就如HTML5,HTML5掀起了web领域的一场革命,RISC-V也将带来芯片领域的一场革命。

    为什么不自己设计一套指令集?

    目前应用领域最流行的两大指令集是X86和ARM,一个主宰服务器和PC,另一个主宰移动领域。X86被Intel,&AMD两家美国公司垄断; ARM指令集以前是英国的,现在已经被日本软银收购。而特朗普贸易战多动症发作的时候,这些指令集都被限制对华为授权或者销售。因为他们很大一部分都在美国霸权主义的控制范围之内。

    很多人会问,RISC-V也是美国人发起的,话语权依然在美国人手里面。为啥中国不自己搞一套指令集,即便从RISC-V借鉴一下,搞个CRISC-6也可以。据说RISC-V第一版本指令集伯克利大学4个人从设计到发布只用了3个月。

    这个就和HTML5标准是类似的,全球的浏览器应该基于一套免费的,开放的W3C制定的标准,而不是另起炉灶各自开发。否则你将不能得到大量开源社区的支持,如Linux社区,JDK相关支持,你将在全球首肯的生态圈外,最终要死不活。就像IE的自定义HTML标记,除非有个微软这样的好爸爸才有人基于你进行开发。然而即使IE有个好爸爸,最后还是挂了,因为对W3C的兼容性太差,让开发者痛苦的技术一定会被抛弃!故而处理器架构必须是全球范围的一个通用架构,必须获得生态支持,指令集不难,难得是成为事实标准并被全球采纳,被顶级工程师和开源社区主动提供适配支持。

    世界需要技术标准,从IEEE,W3C到5G。技术标准可以让世界沟通更加流畅,节省更多的开发成本!

    BSD协议,在RISC-V指令集基于这一开源领域非常自由的开源协议发布时,我们暂且相信这一指令集如该协议声明的那样开放。在RISC-V发展进程中,去拥抱它,发展它,合作构建一套自主可控且全球公认的指令集生态。如果有一天被限制了,基于BSD协议去兼容它。毕竟按常理国外一开源,国内就自主这个套路还是可以继续使用的。何况RISC-V本身只是一套指令集标准和规范。

    缘起

    该项目2010年始于加州大学柏克莱分校,但许多贡献者是该大学以外的志愿者和行业工作者。

    在2010年,伯克利研究团队要设计一款CPU,然而,英特尔对X86的授权卡的很严,ARM的指令集授权很贵,MIPS、SPARC、Open Power也都需要各自的公司授权。在选择很有限的情况下,伯克利的研究团队决定从零开始设计一套全新的指令集。而被很多媒体大肆宣扬也让人振奋的是,伯克利的研究团队4名成员仅用了3个月就完成了RISC-V的指令集开发,并公开发布了第一版指令集。正如行业内常说的,设计一套指令集并非黑科技,用这套指令集去实现CPU 才是真正具有含金量的工作。该指令集的第一个版本只包含了不到50条指令,可以用于实现一个具备定点运算和特权模式等基本功能的处理器。目前,伯克利研究团队已经完成了基于RISC-V指令集的顺序执行的64位处理器核心(代号为Rocket),并前后基于45nm与28nm工艺进行了12次流片。Rocket芯片主频1GHz,与ARM Cortex-A5相比,实测性能较之高10%,面积效率高49%,单位频率动态功耗仅为Cortex-A5的43%。在嵌入式领域,Rocket已经可以和ARM争市场了。

    RISC-V指令集具有性能优越,彻底免费开放两大特征。RSIC-V的设计目标是能够满足从微控制器到超级计算机等各种复杂程度的处理器需求,支持从FPGA、ASIC乃至未来器件等多种实现方式,同时能够高效地实现各种微结构,支持大量定制与加速功能,并与现有软件及编程语言可良好适配。

    PS:伯克利大学世界大学排名世界第4、世界大学学术排名世界第5。

    发展

    RISC-V产业生态正进入快速发展期。加州大学伯克利分校在2015年成立非盈利组织RISC-V基金会,该基金会旨在聚合全球创新力量共同构建开放、合作的软硬件社区,打造RISC-V生态系统。三年多来,谷歌、高通、IBM、英伟达、NXP、西部数据、Microsemi、中科院计算所、麻省理工学院、华盛顿大学、英国宇航系统公司等200多个企业和研究机构先后加入了RISC-V基金会。

    RISC-V大事件

    1. 全球第一大硬盘产商西部数据(Western Digital)将以每年10亿到20亿颗的预期来推动RISC-V,逐步完成全线产品迁移到RISC-V定制架构;

    2. MicroSemi提供基于Risc-V+Linux+CNN加速器的AI解决方案;

    3. 印度政府则大力资助基于RISC-V的处理器项目,使RISC-V成为了印度的事实国家指令集;

    4. RISC-V基金会的会员已经增加到150多个,大学、科研院所和企业大量使用或评估基于RISC-V的应用,参与度之高,覆盖面之广,盛况空前;指令集架构的生态链正在成长和完善,工具链、RTOS/Linux操作系统的移植等工作都取得关键突破;

    5. 2018年11月,RISC-V基金会宣布了与Linux基金会的联合合作。作为合作的一部分,Linux基金会还将为RISC-V生态系统提供大量资源,如培训项目、基础设施工具、社区推广、市场营销和法律专业知识;

    6. 2019年6月,Debian 移植 RISC-V 64 架构已完成 90%,LLVM 成阻碍,不过开发者预计今年将会完成对 LLVM for RISC-V 64 的支持。

    RISC-V 基金会

    在RISC-V诞生5年后,2015年RISC-V基金会成立。有超过275个成员致力于建立第一个开放的,合作的软硬件创新社区。RISC-V ISA诞生于学术界和研究界(加州伯克利分校EECS系的计算机科学部),为未来50年的计算相关的设计与创新铺平了道路。

    RISC-V基金会是一个由其成员控制的非营利性公司,指导RISC-V未来的发展,并推动RISC-V ISA的被更大范围的采用。RISC-V基金会的成员可以访问和参与RISC-V ISA规范和相关的HW/SW生态系统的开发。该基金会有一个董事会包括七个代表,分别来自Bluespec公司、谷歌、Microsemi、Nvidia、NXP、加州伯克利大学、和西部数据。

    ​ 每年RISC-V基金会都会举办全球活动,将不断增长的生态系统整合在一起,讨论当前和未来的RISC-V项目和实现,以及共同推动未来的指令集体系结构(ISA)的演进。活动会议的特色是主要的技术公司和研究机构讨论:RISC-V体系结构、商业和开源实施、软件和硅半导体、向量和安全、应用程序和加速器、模拟基础设施等。访问事件处理页面了解更多信息。

    RISC-V 指令特点

    1 设计哲学-简单就是美

    大道至简,在IC设计的实际工作中,最简洁的设计往往是最可靠的,在大多数的项目实践中一次次的得到检验。

    IC设计的工作性质非常特殊,其最终的产出是芯片,而一款芯片的设计和制造周期均很长,无法像软件代码那样轻易的升级和打补丁,每一次芯片的改版到交付都需要几个月的周期。不仅如此,芯片的一次制造成本费用高昂,从几十万美金到百千万美金不等。这些特性都决定了IC设计的试错成本极为高昂,因此能够有效的降低错误的发生就显得非常的重要。

    1.1 无病一身轻——架构的篇幅

    后发优势,RISC-V设计汲取X86和ARM架构中的经验,前人踩过的坑不用再犯,同时无需向下兼容老旧的设计和已经过时的指令。想想去看一本架构文档,里面一大半的篇幅都在讲过时的指令和设计,是不是感觉宝贵的时间都被浪费了。

    在处理器领域,目前主流的架构为x86与ARM架构。经过几十年的发展,现代的x86与ARM架构的架构文档长达几百数千页。打印出来能有半个桌子高,可真是“著作等身”。之所以现代x86与ARM架构的文档长达数千页,且版本众多,一个主要的原因是因为其架构的发展的过程也伴随了现代处理器架构技术的不断发展成熟。并且作为商用的架构,为了能够保持架构的向后兼容性,其不得不保留许多过时的定义,或者在定义新的架构部分时为了能够将就已经存在的技术部分而显得非常的别扭。久而久之就变得极为冗长。

    而现在才推出的RISC-V架构,则具备了后发优势,由于计算机体系结构经过多年的发展已经成为比较成熟的技术,多年来在不断成熟的过程中暴露的问题都已经被研究透彻,因此新的RISC-V架构能够加以规避,并且没有背负向后兼容的历史包袱,可以说是无病一身轻。

    目前的“RISC-V架构文档”分为“指令集文档”(riscv-spec-v2.2.pdf)和“特权架构文档”(riscv-privileged-v1.10.pdf)。“指令集文档”的篇幅为145页,而“特权架构文档”的篇幅也仅为91页。熟悉体系结构的工程师仅需一至两天便可将其通读,虽然“RISC-V的架构文档”还在不断地丰富,但是相比“x86的架构文档”与“ARM的架构文档”,RISC-V的篇幅可以说是极其短小精悍。

    1.2 能屈能伸——模块化的指令集

    RISC-V架构相比其他成熟的商业架构的最大一个不同还在于它是一个模块化的架构。因此,RISC-V架构不仅短小精悍,而且其不同的部分还能以模块化的方式组织在一起,从而试图通过一套统一的架构满足各种不同的应用。

    这种模块化是x86与ARM架构所不具备的。以ARM的架构为例,ARM的架构分为A、R和M三个系列,分别针对于Application(应用操作系统)、Real-Time(实时)和Embedded(嵌入式)三个领域,彼此之间并不兼容。

    但是模块化的RISC-V架构能够使得用户能够灵活选择不同的模块组合,以满足不同的应用场景,可以说是“老少咸宜”。譬如针对于小面积低功耗嵌入式场景,用户可以选择RV32IC组合的指令集,仅使用Machine Mode(机器模式);而高性能应用操作系统场景则可以选择譬如RV32IMFDC的指令集,使用Machine Mode(机器模式)与User Mode(用户模式)两种模式。而他们共同的部分则可以相互兼容。

    1.3 浓缩的都是精华——指令的数量

    短小精悍的架构以及模块化的哲学,使得RISC-V架构的指令数目非常的简洁。基本的RISC-V指令数目仅有40多条,加上其他的模块化扩展指令总共几十条指令。

    2. RISC-V指令集简介

    2.1 模块化的指令子集

    RISC-V的指令集使用模块化的方式进行组织,每一个模块使用一个英文字母来表示。RISC-V最基本也是唯一强制要求实现的指令集部分是由I字母表示的基本整数指令子集,使用该整数指令子集,便能够实现完整的软件编译器。其他的指令子集部分均为可选的模块,具有代表性的模块包括M/A/F/D/C,如表1所示。

    2.2 规整的指令编码

    在流水线中能够尽早尽快的读取通用寄存器组,往往是处理器流水线设计的期望之一,这样可以提高处理器性能和优化时序。这个看似简单的道理在很多现存的商用RISC架构中都难以实现,因为经过多年反复修改不断添加新指令后,其指令编码中的寄存器索引位置变得非常的凌乱,给译码器造成了负担。

    得益于后发优势和总结了多年来处理器发展的教训,RISC-V的指令集编码非常的规整,指令所需的通用寄存器的索引(Index)都被放在固定的位置,如图2所示。因此指令译码器(Instruction Decoder)可以非常便捷的译码出寄存器索引然后读取通用寄存器组(Register File,Regfile)。

    2.3 优雅的压缩指令子集

    基本的RISC-V基本整数指令子集(字母I表示 )规定的指令长度均为等长的32位,这种等长指令定义使得仅支持整数指令子集的基本RISC-V CPU非常容易设计。但是等长的32位编码指令也会造成代码体积(Code Size)相对较大的问题。

    为了满足某些对于代码体积要求较高的场景(譬如嵌入式领域),RISC-V定义了一种可选的压缩(Compressed)指令子集,由字母C表示,也可以由RVC表示。RISC-V具有后发优势,从一开始便规划了压缩指令,预留了足够的编码空间,16位长指令与普通的32位长指令可以无缝自由地交织在一起,处理器也没有定义额外的状态。

    2.4 特权模式

    RISC-V架构定义了三种工作模式,又称特权模式(Privileged Mode):

    • Machine Mode:机器模式,简称M Mode。
    • Supervisor Mode:监督模式,简称S Mode。
    • User Mode:用户模式,简称U Mode。

    RISC-V架构定义M Mode为必选模式,另外两种为可选模式。通过不同的模式组合可以实现不同的系统。

    2.5 自定制指令扩展

    除了上述阐述的模块化指令子集的可扩展、可选择,RISC-V架构还有一个非常重要的特性,那就是支持第三方的扩展。用户可以扩展自己的指令子集,RISC-V预留了大量的指令编码空间用于用户的自定义扩展,同时,还定义了四条Custom指令可供用户直接使用,每条Custom指令都有几个比特位的子编码空间预留,因此,用户可以直接使用四条Custom指令扩展出几十条自定义的指令。

    2.6 其它特点

    可配置的通用寄存器组;

    简洁的存储器访问指令;

    高效的分支跳转指令;

    简洁的子程序调用;

    无条件码执行;

    无分支延迟槽;

    简洁的运算指令;

    3. 总结与比较

    SIFIVE公司及开源

    SIFIVE公司是RISC-V指令集的行业先驱。2015年,伯克利研究团队又往前推进了一步,成立了SiFive初创公司,加速RISC-V的商业化进程。SiFive公司的定位和基于Linux开源社区的RedHat公司、基于Spark开源社区的Databricks公司一样,为用户提供高性能的处理器IP核以及集成了外围部件IP的SoC芯片。

    SIFIVE目前的产品类似于浏览器领域的开源产品chromium,当然区别在于chromuim相对开放,而SIFIVE在商业用途还是需要相关专利授权才可使用。目前已推出32位E2(低端)、E3(中端)、E7(高端)系列,和64位S2、S5、S7系列, 64位Linux兼容版U2,U7处理器。并着手于简化芯片设计领域的技术鸿沟,提供云端的模块化设计和验证程序。

    SIFIVE目前也是RISC-V领域产品系列最全,技术相对领先的公司。其它芯片设计公司或多或少与其有合作和技术参考。2018年SIFIVE推出了全球第一款运行 Linux的HIFIVE开发板,核心芯片为 1.5GHz U540 SoC,采用台积电 28nm HPC 工艺制造的64位处理器,配备 8GB DDR4(ECC)、一个千兆以太网(GbE)端口、一个 microSD 插槽、FMC连接器。

    SIFIVE中国:基于2019年5月,美国政府限制ARM公司向华为提供新的技术授权,同时也限制SIFIVE向华为提供芯片IP授权。SIFIVE在中国成立完全独立的子公司,SIFIVE中国完全独立运营,而非SIFIVE的子公司,以此来规避政治风波造成的技术性中断。

    美国商务部前助理部长Kevin Wolf说,已公开发表、供任何人取用的科技,不被美国“出口管理条例”监管,也不受实体清单限制。RISC-V属于公开类别,是华为的潜在芯片替代方案。

    SiFive的CEO Naveed Sherwani指出,“因为我们一直认为中国有权利需要一个非常独立的半导体行业。中国行业需要这样独立的企业,所以我们非常赞同这样的理念。如果您要在这个地方帮助中国,首先要是中国的企业”。当然SIFIVE的最终目的还是促进RISC-V生态环境的发展和壮大,最终成为比肩甚至超越X86和ARM的新一代计算指令集。

    国内发展现状

    政策扶持

    国家大力推广,上海成为国内第一个将RISC-V列入政府扶持对象的城市,并发布了《上海市经济信息化委关于开展2018年度第二批上海市软件和集成电路产业发展专项资金项目申报工作的通知》。对RISC-V相关芯片设计企业提供政策资金帮助,鼓励基于RISC-V自主处理器的研发及产业化。

    中国开放指令生态(RISC-V)联盟

    2018年11月,中国开放指令生态(RISC-V)联盟(下简称“RISC-V中国联盟”)于8日在浙江乌镇召开的世界互联网大会上宣布成立。联盟理事长由中国工程院院士、中科院计算所研究员倪光南担任。图灵奖得主、美国加州大学伯克利分校教授David Patterson在成立仪式上发布了由中科院计算所翻译的中文版《RISC-V手册》。

    RISC-V中国联盟旨在以RISC-V指令集为抓手,联合学术及产业界推动开源开放指令芯片及生态的健康发展。因此,联盟制定了一个“三步走”计划,希望用10年左右的时间,到2030年逐步完成开源芯片生态的建立。据了解,RISC-V中国联盟发起单位包括中科院计算所、北京大学、清华大学、阿里—中天微、百度、中芯国际等近20家研究机构和企业,目前已有一批企业构建了开源芯片关键技术。

    “RISC-V指令集有望像开源软件生态中的Linux那样,成为计算机芯片与系统创新的基石。” RISC-V中国联盟秘书长、中科院计算所研究员包云岗对《中国科学报》记者说,但只有RISC-V指令集还远远不够,还需要开发基于RISC-V的开源工具链、开源IP、开源SoC等才能形成开源芯片生态,这需要更多支持开源芯片的力量参与和贡献。

    黄山一号芯片

    2017年,华米科技成立了人工智能实验室,并启动了他们的人工智能智能可穿戴芯片研究项目,投身 RISC-V 芯片研发,并最终在 2018 年 9 月推出了第一款芯片“黄山一号”。据介绍,这款采用RISC-V架构设计的芯片是是全球首款集成AI神经网络模块的处理器,能本地化处理AI任务,对心率、心电、心律失常等进行实时监测与分析。2019年6月“黄山一号”已流片量产,主要用于华米穿戴智能设备AMAZFIT的主控芯片,处理器频率240MHz,55nm工艺,目前应该是和SIFIVE合作采用了SIFIVE公司的部分芯片IP。

    其它厂家机构

    平头哥半导体(前杭州中天微):宣布正式推出支持RISC-V第三代指令系统架构处理器CK902,并建立战略合作关系推广RISC-V在国内的商业化落地。截至2018年9月,中天微基于C-SKY CPU IP核的SoC芯片累计出货量已经突破8亿颗。CK902为32位低功耗,是全球首款支持物联网安全的RISC-V处理器。

    阿里平头哥首颗芯片玄铁910出炉,现场启动普惠芯片计划(2.5GHZ, 最高16核,开始暴走出击了??) http://baijiahao.baidu.com/s?id=1640007943128436792&wfr=spider&for=pc

    ** 松果电子(小米) ** 和中天微合作,以中天微RISC-V CPU处理器为基础平台,松果电子提供极具市场竞争力的SoC智能硬件产品,共同促进和加速RISC-V在国内的商业化进程。松果电子考量了中天微在现有嵌入式CPU研发技术、持续研发投入的经济的双实力,经过大规模量产验证的中天微CPU内核架构配合成熟稳定的开发工具链,在以此最大限度避免使用RISC-V时带来的技术和量产的不确定性。

    ** 上海乐鑫信息科技 ** 成立于2008年,致力于前沿低功耗WiFi+蓝牙双模物联网解决方案的研发。目前在研基于RISC-V指令集架构的ESP32-Marlin物联网芯片。

    ** 北京君正 ** 北京君正集成电路股份有限公司成立于2005年,目前已发展成为一家国内外领先的嵌入式CPU芯片及解决方案提供商。CPU研发队伍已展开对基于RISC-V指令集的CPU核的研发。

    ** 芯来科技 **: 创立于2018年,是一家具有代表性的RISC-V处理器内核IP和解决方案公司,并创造了我国第一颗开源RISC-V处理器项目蜂鸟E203。2019年1月芯来科技完成了千万级人民币的天使轮融资。

    有数据显示,中国有300家以上公司在关注RISC-V或以RISC-V指令集进行开发,除了以上所列举的企业,采用RISC-V架构推出产品的还包括芯原、汇顶、核芯互联、飞利信等。

    印度发展情况

    从国家政策层面对于RISC-V进行支持,我国并非第一家。2017年,印度政府表示将大力资助基于RISC-V的处理器项目,使RISC-V成为了印度的事实国家指令集。

    2011年印度实施处理器战略计划,在全国范围资助2-3个研制处理器的项目。印度理工学院马德拉斯分校的两位教授在该计划支持下启动了SHAKTI处理器项目,研制与IBM PowerPC兼容的处理器,为获得合法授权,SHAKTI项目组与IBM开展了合作谈判,但未能达成一致。此时恰好遇上RISC-V在2013年流片成功,于是SHAKTI项目组放弃PowerPC拥抱RISC-V,项目目标也临时调整为研制6款基于RISC-V指令集的开源处理器核。这个临时的调整不仅未受到指责,反而得到了印度政府更大力度的支持。另外,2016年1月,曾长期开展超级计算机研究的先进计算发展中心获得印度电子信息技术部4500万美元的资助,目标是研制一款基于RISC-V指令集的2GHz四核处理器。还有,在印度政府支持的另一个关于神经形态加速器项目中,也将RISC-V作为计算主核心。随着印度政府资助的处理器相关项目都开始向RISC-V靠拢,RISC-V成为了印度的事实国家指令集。

    印度理工学院(IIT)Madras 为其开源Shakti处理器发布了SDK。Shakti基于开源RISC-V指令集架构,由印度电子和信息技术部资助。根据IIT的说法,开发板也将很快发布。IIT Madras的RISE集团于2016年开始致力于Shakti项目,并计划针对不同的市场发布六个系列的处理器。该集团表示,他们的处理器在面积、性能和功耗方面具有竞争力。Shakti处理器首批就规划了多达6个不同系列,各自针对不同的市场,号称在核心面积、性能、功耗方面相比当前商用处理器都很有竞争力。目前在研,低端产品有成品,中高端还在开发设计阶段。

    E系列:3级顺序流水线,针对IoT物联网设备、机器人平台、电机控制等嵌入式领域。

    C系列:32位5级顺序流水线,微控制器档次,核心频率200MHz-1GHz,适合中等负载,功耗极低,并可选支持内存保护。

    I系列:64位乱序流水线,核心频率1.5-2.5GHz,支持多线程,面向移动、存储、网络应用,也是主打嵌入式。

    M系列:面阿宁主流消费级市场,最多八核心。

    S系列:针对工作站和服务器,I系列的增强版,也支持多线程。

    H系列:用于高性能计算,单线程性能突出,可选四级缓存,支持Gen-Z Fabric互连总线、存储级内存。

    RISC-V 可应用的领域

    RISC-V可应用于FPGA,嵌入式,ADC/DAC 转换器,DSP 及服务器CPU等领域。

    作为Java应用开发程序员,我们理想的状态应该全技术栈免费开源:

    RISC-V 64位处理器 + Linux + MySQL + Docker + OPENJDK。

    面临的问题

    无论是Linux还是其它开源社区,还处于相向适配阶段,安全稳定运行还有待验证。

    开发工具,验证工具还不够成熟。

    生态不够完整,产业链主要是外围配件等中低端产品。

    在高端主控和高性能服务器CPU相关,还没有应用范围广的成品。

    各个厂家可自行设计实现自己的硬件,不排除如Android一样出现设备多样性,碎片化,测试人员面前一堆手机的场景复现。

    友情链接

    MoliCode自定义模板代码生成工具,如果有需要的可以参看一下,谢谢支持: https://www.oschina.net/news/108402/molicode-2-0-released

    参考文献

    risc-v基金会 https://riscv.org/

    物联网给了RISC-V绝佳机会 http://www.elecfans.com/emb/dsp/20190515934806.html

    RISC-V,才是未来的科技之芯 https://baijiahao.baidu.com/s?id=1634400236103047992&wfr=spider&for=pc

    把RISC-V讲明白了 http://m.elecfans.com/article/653167.html

    美国RISC-V厂商已不能向华为出售IP http://news.hqew.com/info-346602

    中国开放指令生态(RISC-V)联盟 http://crva.ict.ac.cn/

    RISC-V精简到何种程度? https://blog.csdn.net/zoomdy/article/details/79343941

    大道至简——RISC-V架构之魂(上) https://blog.csdn.net/zoomdy/article/details/79580529

    大道至简——RISC-V架构之魂(中) https://blog.csdn.net/zoomdy/article/details/79580772

    大道至简——RISC-V架构之魂(下)https://blog.csdn.net/zoomdy/article/details/79580949

    RISC-V学习整理 https://blog.csdn.net/csbei19891218/article/details/87880578

    解读两大精简指令集:RISC-V和MIPS https://blog.csdn.net/qq_41394155/article/details/88595775

    RISC-V的软件开发 https://blog.csdn.net/tomsoft/article/details/80915348

    【一种全新的指令集架构RISC-V】 https://blog.csdn.net/p340589344/article/details/82290920

    大量的RISC-V文章(可下载)https://blog.csdn.net/zzwu/article/details/54798818

    芯片春秋: 开源架构RISC-V前世今生 https://blog.csdn.net/BtB5e6Nsu1g511Eg5XEg/article/details/80267054

    第七章RISC-V的取指令 https://blog.csdn.net/qiaobt/article/details/83141066

    什么是RISC-V https://zhuanlan.zhihu.com/p/49176102

    RISC-V登场,Intel和ARM会怕吗?https://www.cnblogs.com/findumars/p/9285713.html

    芯片春秋: 开源架构RISC-V前世今生 https://blog.csdn.net/BtB5e6Nsu1g511Eg5XEg/article/details/80267054

    基于RISC-V架构的开源处理器及SoC研究综述(一) https://blog.csdn.net/leishangwen/article/details/55006662

    如何看待开源指令集RISC-V https://www.zhihu.com/question/28368960

    SiFive引发了一场开源芯片设计革命 http://www.elecfans.com/emb/dsp/20180518679533.html

    华米发布黄山1号 https://www.expreview.com/64167.html

    华米发布黄山1号 https://www.techsir.com/a/201809/49150.html

    中国开放指令生态(RISC-V)联盟成立 https://www.xianjichina.com/special/detail_367735.html

    出货量8亿颗!阿里系芯片公司中天微发布中国自研CPU架构RISC-V处理器 http://www.sohu.com/a/251828505_473283

    从落地产品看RISC-V中国芯势力 http://dy.163.com/v2/article/detail/ED2IBJU50511RIVP.html

    全球首款基于 RISC-V 的开源硬件板卡 — HiFive https://www.oschina.net/news/93390/hifive-unleashed

    展开全文
  • RISC-V

    2019-08-04 10:39:11
    网红RISC-V,到底是什么东东?鲜枣课堂 除了开源基站O-RAN,还有一个有趣的开源的东西,那就是现在半导体行业的网红、被很多人称之为“开源芯片”的RISC-V。 说到芯片,自从中兴被美国禁运事件起,国人对芯片的...

    转自:芯片也开源?网红RISC-V,到底是什么东东? 鲜枣课堂

    除了开源基站O-RAN,还有一个有趣的开源的东西,那就是现在半导体行业的网红、被很多人称之为“开源芯片”的RISC-V。

    说到芯片,自从中兴被美国禁运事件起,国人对芯片的关注度被提升到前所未有的高度。似乎一夜之间,所有人都知道了芯片的重要性,体会到“缺芯”会导致多么严重的后果。

    今年,华为又被美国政府盯上,列入了实体名单,再次引发全国范围对芯片自主研发能力的关注和讨论。

    内外因的综合作用下,国家重点加强了对芯片领域的投资,越来越多的企业开始重视对芯片研发的投入。

    而RISC-V,在这个关键节点,将很可能发挥非常关键的作用。

    究竟什么是RISC-V?

    RISC-V,一般被念做:risk five。V,就是罗马数字5。 

    很多人提到RISC-V,都会说它是开源芯片。其实这种说法是不对的。准确来说,RISC-V是一个基于“精简指令集(RISC)”原则的开源指令集架构。

    别怕!我可以通俗地解释一下!

    指令集,对于CPU来说,就是介于软件和底层硬件之间的一套程序指令的合集。指令集存储于CPU内部,引导CPU进行运算,并帮助CPU更高效地运行。

    我们现在常用的台式机电脑或服务器,使用的主要是英特尔和AMD公司的CPU。这类CPU使用的指令集,属于“CISC复杂指令集”。CISC,就是Complex Instruction Set Computer(复杂指令集计算机)。

    早期计算机的CPU,都是基于CISC架构的。

    当时编译器的技术并不纯熟,程序都会直接以机器码或是组合语言写成,为了减少程序的设计时间,逐渐开发出单一指令,复杂操作的程序代码。设计师只需写下简单的指令,再交给CPU去执行。

    但是后来有人发现,整个指令集中,只有约20%的指令常常会被使用到,大约占了整个程序的80%;剩余80%的指令,只占了整个程序的20%。(典型的二八原则)

    于是,1979年美国加州大学伯克利分校的David Patterson教授提出了RISC的想法,主张硬件应该专心加速常用的指令,较为复杂的指令则利用常用的指令去组合。

    RISC,就是Reduced Instruction Set Computer,精简指令集计算机

    简单来说,CISC任务处理能力强, 适合桌面电脑和服务器。但高性能也带来高功耗的问题。

    而RISC通过精简CISC指令种类,格式,简化寻址方式,达到省电高效的效果,适合手机、平板、数码相机等便携式电子产品或物联网产品。

    上个世纪80年代,ARM公司就是基于RISC架构开始做自己的芯片,最终一步一步崛起,战胜了英特尔,成为现在的移动芯片之王。如今,包括华为麒麟、高通骁龙在内的大部分手机终端和物联网设备芯片,都是基于ARM的架构设计。

    注意,我说的是ARM的架构,而不是ARM的芯片产品。

    ARM这家公司的商业模式很特别。它做的是芯片的架构设计,相当于画工程图纸,然后把图纸卖给各大芯片制造公司,例如华为。这些公司基于这个原始图纸,进行修改,最终设计自己想要的芯片,交付芯片工厂(例如台积电)去生产出来。

    当然了,ARM的图纸并不是免费的。不仅不免费,而且价格非常昂贵。

    根据网上的资料显示,ARM的授权费从几十万美元到几百上千万美元不等。法国有一家芯片创业公司接受媒体采访时曾说,他们如果使用ARM架构,要花掉1500万美元的授权费。(这个回答后来遭到ARM的否认,不管怎么说,反正不便宜。)

    现如今,随着5G、物联网、人工智能等技术的蓬勃发展,越来越多的企业开始生产和制造服务于各个垂直行业的终端和模组。

    这也就意味着,越来越多的企业要被迫接受ARM或其它芯片巨头的“盘剥”。

    大企业还好说,交就交呗,但对于很多中小型企业甚至初创企业来说,这几乎就是彻底关闭了前进的大门。

    这时候,就有人勇敢地站出来了。

    2010年,加州大学伯克利分校的一个研究团队正在准备启动一个新项目。在为新项目选择指令集的时候,他们发现,x86指令集被Intel控制得死死的,ARM指令集的授权费又非常贵,MIPS、SPARC、PowerPC也存在知识产权问题。

    在这种情况下,研究团队毅然决定,从零开始,设计一套全新的指令集。

    在外人看来,这是一件令人望而却步的工作。但事实上,伯克利的研究团队只召集了一个4人小组,用了3个月的时间,就完成了RISC-V的指令集开发。

    虽然看似非常轻松,但其实是有前提的。RISC-V之所以是个V(Five),就是因为它之前已经有过I、II、III、IV。

    负责带队研制这些RISC指令集的,不是别人,正是伯克利分校的David Patterson教授。往前翻翻这篇文章你就会发现,他就是RISC指令集的真正创始人。当年那篇正式提出精简指令集设计思想的开创性论文——《精简指令集计算机概述》,就是他和另一位名叫Ditzel的学者共同发表的。

    正是因为有相关的技术沉淀,伯克利分校的团队才能在短期内做出了RISC-V

    第一代RISC-I处理器,早在1981年就已经做出来了。

    RISC-V指令集非常精简和灵活。它的第一个版本只包含了不到50条指令,可以用于实现一个具备定点运算和特权模式等基本功能的处理器。如果用户需要的话,也可以根据自己的需求自定义新指令。

    高校毕竟是高校,功利心没有那么重。再加上研究团队本身确实也没钱没人去维护它。所以,在做出RISC-V指令集之后,研究团队决定,将它彻底开放,使用BSD License开源协议。

    BSD(Berkeley Software Distribution)开源协议是一个自由度非常大的协议,几乎可以说是“为所欲为”。它允许使用者修改和重新发布开源代码,也允许基于开源代码开发商业软件发布和销售。

    这就意味着,任何人都可以基于RISC-V指令集进行芯片设计和开发,然后拿去卖钱,而不需要支付授权费用。

    这就很嗨了,大批公司开始加入对RISC-V的研究和二次开发之中。

    短短几年的时间里,包括谷歌、华为、IBM、镁光、英伟达、高通、三星、西部数据等商业公司,以及加州大学伯克利分校、麻省理工学院、普林斯顿大学、ETH Zurich、印度理工学院、洛伦兹国家实验室、新加坡南洋理工大学以及中科院计算所等学术机构,都纷纷加入RISC-V基金会。

    目前,RISC-V基金会共有包括18家白金会员在内的235家会员单位(数据截止2019年7月10日)。这些会员单位中包含了半导体设计制造公司、系统集成商、设备制造商、军工企业、科研机构、高校等各式各样的组织,足以说明RISC-V的影响力在不断扩大。

    正如前文所说,RISC-V对于我们国家的芯片事业有着非常重要的意义。

    长期以来,我们国家的芯片研发都受制于人。如果国内企业或科研机构能够利用开源的RISC-V做出基本自主知识产权的芯片,或者培养出相应的生态环境,将大大有利于中国半导体行业进行弯道超车。

    因此,包括中科院计算所、华为公司、阿里巴巴集团等在内的20多个国内企事业单位,选择加入了RISC-V基金会。阿里还是其中的白金会员。

    2018年7月,上海经信委出台了国内首个支持RISC-V的政策。10月,中国RISC-V产业联盟成立。产品方面,中天微和华米科技先后发布了基于RISC-V指令集的处理器。

    我们的邻居印度,对RISC-V的热情更是高涨。在过去数年中,印度政府资助的处理器相关项目都开始向RISC-V靠拢。RISC-V已经成为了印度的国家指令集。

    RISC-V的快速发展,给ARM这样的企业带来了很大的压力。

    ARM公司去年6月份就专门建了一个域名为riscv-basics.com的网站,里面的内容主题为“设计系统芯片之前需要考虑的五件事”,从成本、生态系统、碎片化风险、安全性和设计保证上对RISC-V进行攻击。

    RISC-V这边针锋相对,建了一个域名为arm-basics.com的网站,以“设计系统芯片之前需要考虑的六件事”为题(在ARM列出的五项上,新增了社区支持),对 ARM 进行反击。

    几天后,ARM的riscv-basics.com的网站悄然下线。

    尽管RISC-V在这场短暂的“撕逼”中获胜,但ARM提出的那五个方面的质疑,也不是完全没有道理。尤其是碎片化问题,作为开源技术,RISC-V的确很难规避。

    (碎片化:由于RISC-V允许用户自己任意添加新的指令,但照此趋势发展下去,可能以后很多芯片厂商开发出的RISC-V架构处理器尽管都归属于同一RISC-V体系,但在实际应用搭配时却不能够适配同样版本的软件。)

    总而言之,RISC-V可以被看成是一个充满生命力的年轻搅局者。寄希望于它能够在短时间内和传统巨头抗衡,是不现实的。但是它举起了打破垄断的大旗,为沉闷的行业生态注入了新鲜的活力,值得我们为之叫好,也值得我们学习。

    星星之火可以燎原,或许这个搅局者将来真的能成为领导者,也不一定呢。

    来源:鲜枣课堂

     

    展开全文
  • RV-LINK:用RISC-V开发板做RISC-V仿真器

    千次阅读 2019-08-24 22:23:15
    用基于RISC-V的MCU开发板来实现RISC-V的仿真器,取名RV-LINK。用 GD32VF103C-START 和 Longan Nano 实现了调试功能,可以调试 GD32VF103。

    RV-LINK:用RISC-V开发板做RISC-V仿真器

    RV-LINK v0.1 已经发布:https://gitee.com/zoomdy/RV-LINK/releases

    用基于RISC-V的MCU开发板来实现RISC-V的仿真器,取名RV-LINK。(2019-09-27)用 GD32VF103C-START 和 Longan Nano 实现了调试功能,可以调试 GD32VF103。

    https://blog.csdn.net/zoomdy/article/details/100057361
    zoomdy at 163 dot com

    项目主页

    https://gitee.com/zoomdy/RV-LINK

    特性

    • 使用市面上现有的 RISC-V 开发板实现 RV-LINK 仿真器,作为 RV-LINK 的开发板要能够支持 USB Device。
      • Longan Nano 开发板,淘宝有售
      • GD32VF103C-START 开发板,淘宝有售
    • RV-LINK 通过 USB 导出虚拟串口,串口实现 GDB Remote Serial Protocol 协议,使 RV-LINK 作为 GDB Server 直接与 GDB 连接;
    • 目标端支持 JTAG 接口。
    • 目标端支持兼容 RISC-V Debug spec 的 RISC-V 处理器。
    • 不需要 OpenOCD 之类的软件,RV-LINK 直接与GDB对接,这是RV-LINK的显著特征,没有为什么,就是想完全用 RISC-V 来实现一个完整的仿真器。
    • 支持任务感知(task-aware、OS-aware),陆续添加主流RTOS的任务感知。

    设计

    • host,主机接口:USB,实现虚拟串口。
    • link,仿真器本身,使用任意一款支持USB Device 的 RISC-V开发板,已经在 GD32VF103C-STARTLongan Nano 这两款板子上实现基本功能。
    • target,目标处理器,兼容 RISC-V Debug spec 的 RISC-V 处理器,已经支持的 RISC-V:
      • GD32VF103V。
    • jtag,JTAG 接口:标准 JTAG 接口实现,使用 I/O 模拟,或其它专用外设实现(例如SPI?)
    • 系统组件
      • 使用 Protothreads。
      • link 组件,与仿真器硬件密切相关,包括 USB Device 驱动,JTAG 接口驱动。link 组件要提供抽象接口,允许支持多种 link 硬件。源代码中包含多个 link 的支持,编译时通过配置选择一个。
      • usb serial 组件,与硬件无关的虚拟串口。
      • gdb-server 组件,实现GDB Remote Serial Protocol。
      • target 组件,与目标处理器密切相关,包括 Flash 烧录算法。target 组件要提供抽象接口,允许支持多种target 组件。源代码中包含多个 target 的支持,编译时通过配置选择一个系列。
      • task-aware 组件,任务感知组件。task-aware 组件要提供抽象接口,允许支持多种 RTOS。源代码中包含多个 task-aware 的支持,编译时通过配置选择一个或多个。低优先级。
      • usb-storage 组件,优盘拖文件形式下载目标固件。低优先级。可以升级RV-LINK固件,也可以升级目标板固件。默认情况下升级目标板固件,优盘名称包含目标板处理器型号,通过设置RV-LINK后,可以升级RV-LINK自身的固件,此时优盘名称为RV-LINK。
        • GD32VF103 支持 USB DFU 升级固件。
      • gprof-catch 组件,定时获取 target 的 pc 寄存器,生成 gprof 文件,作为性能分析。低优先级。
      • var-view 组件,不停机察看 target 变量。低优先级。
      • trace 组件,软 trace 输出,target 通过该接口输出 trace 信息。低优先级。
    • 工作模式
      • emulator 模式:与GDB连接,调试时使用。
      • profiler 模式:串口输出 gprof 输出文件,代码覆盖分析、性能分析时使用。
    • 开发环境
      • 构建工具:Makefile 做构建,独立于IDE。
      • 主机:优先支持 Linux,支持 Windows
      • 编译器:gcc
      • 集成开发环境:Eclipse,任意版本
    • 辅助程序
      • 提供图形用户界面
      • 自动查找连接到电脑上的 RV-LINK
      • 根据用户选择的 link、target、os自动生成 RV-LINK 固件,并下载到 RV-LINK,也包括其它的可选项
      • 察看 RV-LINK 状态,修改 RV-LINK 配置
      • 辅助程序是可选的,在没有辅助程序的情况下,使用虚拟串口完全可以实现所有功能

    实施

    • GD32VF103C-START已经到货,GD32VF103V_EVAL刚下单(2019-09-02)。
    • 在Xubuntu 16.04环境下配置了GD32VF103C-START开发环境:Eclipse CDT 在Marketplace 搜索安装 GNU MCU Eclipse 插件,OpenOCD和GNU工具链使用芯来网站下载的版本。OpenOCD 的配置脚本从 Windows 版的NucleiStudio_IDE提取,文件名是openocd_gdlink.cfg。或者从下文的资料中拷贝。
    • GD32VF103C-START USB转串口 Demo 运行成功(2019-09-01)。
    • GD32VF103C-START JTAG 接口,读取K210的idcode和dtmcs成功(2019-09-02)。
    • 用 GD32VF103C-START 和 Longan Nano 实现了调试功能,可以调试 GD32VF103(2019年9月25日)。

    资料

    openocd_gdlink.cfg

    adapter_khz     1000
    reset_config srst_only
    adapter_nsrst_assert_width 100
    
    interface cmsis-dap
    
    transport select jtag
    
    autoexit true
    
    set _CHIPNAME riscv
    jtag newtap $_CHIPNAME cpu -irlen 5 -expected-id 0x1000563d
    
    set _TARGETNAME $_CHIPNAME.cpu
    target create $_TARGETNAME riscv -chain-position $_TARGETNAME
    $_TARGETNAME configure -work-area-phys 0x20000000 -work-area-size 20480 -work-area-backup 0
    
    # Work-area is a space in RAM used for flash programming
    if { [info exists WORKAREASIZE] } {
       set _WORKAREASIZE $WORKAREASIZE
    } else {
       set _WORKAREASIZE 0x5000
    }
    
    # Allow overriding the Flash bank size
    if { [info exists FLASH_SIZE] } {
        set _FLASH_SIZE $FLASH_SIZE
    } else {
        # autodetect size
        set _FLASH_SIZE 0
    }
    
    # flash size will be probed
    set _FLASHNAME $_CHIPNAME.flash
    
    flash bank $_FLASHNAME gd32vf103 0x08000000 0 0 0 $_TARGETNAME
    riscv set_reset_timeout_sec 1
    init
    
    halt
    展开全文
  • New RISC-V port

    2020-11-30 03:11:41
    <div><p>This patch adds support for RISC-V. I sent it to the ML earlier but was requested to create a PR instead. <p><em>I did not write</em> the code in this patch; it is a cleaned up and rebased ...
  • <div><p>This patch series adds RISC-V H-Extension v0.6.1 Support to Spike. <p>Current state of H-Extension support: 1. Latest OpenSBI v0.8 with H-Extension v0.6.1 support works fine 2. The nested MMU ...
  • risc-v唯一的中文官方手册。开源免费指令集:risc-v,为了摆脱收费的指令集,世界联合研发的新的开源risc-v,开源免费,携手linux,打造软件行业的开源免费生态,打破inter,微软,高通等的专利封锁。未来50年的霸主...
  • 本书为胡振波于2018年的著作,讲述如何使用Verilog设计RISC-V处理器。本资源为样章,给读者一个先行理解的机会,再决定是否购买。本书共分四部分。第一部分是CPU与RISC-V的综述, 帮助初学者对CPU和RISC-V建立起认识...
  • 本文的目的是对RISC-V GCC工具链进行简单的中文科普与介绍。
  • <div><p><a href="https://gitlab.com/sfu-rcl/Taiga">Taiga</a> is a 32-bit RISC-V processor designed for running Linux and SMP type things on FPGAs. Taiga is licensed under the ...
  • 研讨会包括超过25场演讲以及Andes Technology的主题演讲 ...内容:RISC-V台湾地区研讨会将展示开放、扩展和国际化的RISC-V生态系统,突出影响RISC-V指令集架构(ISA)未来发展的当前和潜在项目及实施...
  • 《手把手教你设计CPU——RISC-V处理器》 单击此处样章试读 作者:胡振波 出版社: 人民邮电出版社 ISBN:9787115480521 版次:1 商品编码:12360850 包装:平装 开本:16开 出版时间:2018-05-01 ...
  • 关于RISC-V 的top 1000的专利pdf,打包共7个包,可单独解压,并包含目录 Immunotherapy against several tumors, such as lung cancer, including NSCLC Readability awareness in natural language processing ...
  • 关于RISC-V 的top 1000的专利pdf,打包共7个包,可单独解压,并包含目录 Immunotherapy against several tumors, such as lung cancer, including NSCLC Readability awareness in natural language processing ...
  • 关于RISC-V 的top 1000的专利pdf,打包共7个包,可单独解压,并包含目录 Immunotherapy against several tumors, such as lung cancer, including NSCLC Readability awareness in natural language processing ...
  • 关于RISC-V 的top 1000的专利pdf,打包共7个包,可单独解压,并包含目录 Immunotherapy against several tumors, such as lung cancer, including NSCLC Readability awareness in natural language processing ...

空空如也

1 2 3 4 5 ... 20
收藏数 1,437
精华内容 574
关键字:

risc-v