2016-11-15 16:51:53 shenziheng1 阅读数 2345
  • 51单片机综合小项目-第2季第4部分

    本课程是《朱有鹏老师单片机完全学习系列课程》第2季第4个课程,也是51单片机学完之后的一个综合小项目,该项目运用了开发板上大多数外设设备,并将之结合起来实现了一个时间、温度显示以及报警功能、时间调整功能等单片机控制常见的功能,有一定代码量,需要一定调试技巧和编程能力来完成,对大家是个很好的总结和锻炼,并且能拓展项目经验。

    3408 人正在学习 去看看 朱有鹏

1.PIC16F876a结果寄存器

ADCON1状态寄存器的7bit位定义了输出结果是左对齐还是右对齐,比较迷茫,不懂在说什么,查阅了一下DataSheet,如下:


从上面的示意图可以看出,结果寄存器的对齐方式是为了方便我们读取转换后的数据。示意图不是很详细,我们可以看一下AD的结果寄存器。


AD的结果寄存器是16位宽的,但是有六位是不用的,所以实际上读取10位数据。

2.与AD转换相关的寄存器一览

控制AD模块的所有寄存器如下图所示:


AD模块基本控制寄存器:ADCON0、ADCON1;主要管理AD模块上电、时钟选择、通道选择、结果寄存格式选择、AD转换启动等。

端口配置寄存器:TRISA、PORTA;主要定义模拟通道输入端口,以及锁定数据流向(Input=1)。

结果保存寄存器。

相关的中断寄存器:中断总开关、外围中断控制开关、AD中断使能、AD中断标志位;

3.AD模块设计的要领

1. 端口配置:
禁止引脚输出驱动器   将引脚配置为模拟输入引脚
2. 配置 ADC 模块:
选择 ADC 转换时钟     配置参考电压    选择 ADC 输入通道   选择结果的格式    启动 ADC 模块
3. 配置 ADC 中断 (也可以用查询的方式) :
清零 ADC 中断标志位  允许 ADC 中断   允许外设中断   允许全局中断
4. 等待所需的采集时间
5. GO/DONE 1 启动转换。
6. 由如下方法之一等待 ADC 转换结束:
查询 GO/DONE     等待 ADC 中断 (允许中断)
7. ADC 结果
8. ADC 中断标志位清零 (如果允许中断的话,需要进行此操作)。

2010-12-11 14:24:00 ConanYang 阅读数 747
  • 51单片机综合小项目-第2季第4部分

    本课程是《朱有鹏老师单片机完全学习系列课程》第2季第4个课程,也是51单片机学完之后的一个综合小项目,该项目运用了开发板上大多数外设设备,并将之结合起来实现了一个时间、温度显示以及报警功能、时间调整功能等单片机控制常见的功能,有一定代码量,需要一定调试技巧和编程能力来完成,对大家是个很好的总结和锻炼,并且能拓展项目经验。

    3408 人正在学习 去看看 朱有鹏

形成干扰的基本要素有三个

    (1 )干扰源,指产生干扰的元件、设备或信号,用数学语言描述如下: du/dt ,  di/dt 大的地方就是干扰源。如:雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。

    (2 )传播路径,指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播路径是通过导线的传导和空间的辐射。

    (3 )敏感器件,指容易被干扰的对象。如: A/D D/A 变换器,单片机,数字 IC , 弱信号放大器等。

 

抗干扰设计的基本原则是

抑制干扰源,切断干扰传播路径,提高敏感器件的 抗干扰性能。

(类似于传染病的预防)

抑制干扰源

   抑制干扰源就是尽可能的减小干扰源的du/dt di/dt 。这是抗干扰设计中最优 先考虑和最重要的原则,常常会起到事半功倍的效果。 减小干扰源的 du/dt 主要是通过在干扰源两端并联电容来实现。减小干扰源的  di/dt 则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。

 

  抑制干扰源的常用措施如下:

    (1 )继电器线圈增加续流二极管,消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后,增加稳压二极管后继电器在单位时间内可动作更多的次数。

    (2 )在继电器接点两端并接火花抑制电路(一般是 RC 串联电路,电阻一般选几 到几十 K ,电容选 0.01uF ),减小电火花影响。

    (3 )给电机加滤波电路,注意电容、电感引线要尽量短。

    (4 )电路板上每个 IC 要并接一个 0.01μF 0.1μF 高频电容,以减小 IC 对电源的 影响。注意高频电容的布线,连线应靠近电源端并尽量粗短,否则,等于增大了电 容的等效串联电阻,会影响滤波效果。

    (5 )布线时避免 90 度折线,减少高频噪声发射。

    (6 )可控硅两端并接 RC 抑制电路,减小可控硅产生的噪声(这个噪声严重时可能 会把可控硅击穿的)。

 

  按干扰的传播路径可分为传导干扰和辐射干扰两类。

    所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和 有用信号的频带不同,可以通过在导线上增加滤波器的方法切断高频干扰 噪声的传播,有时也可加隔离光耦来解决。电源噪声的危害最大, 要特别注意处理。  所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。 一般的解决方法是增加干扰源与敏感器件的距离,用地线把它们隔离和在敏感器件上加蔽罩。

 

切断干扰传播路径的常用措施如下

    (1 )充分考虑电源对单片机的影响。电源做得好,整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感 要给单片机电源加滤波电路或稳压器,以减小电源噪声对单片机的干扰。比如,可以利用磁珠和电容组成 π 形滤波电路,当然条件要求不高时也可用 100Ω 电阻代替磁珠。

  (2 )如果单片机的 I/O 口用来控制电机等噪声器件,在 I/O 口与噪声源之间应加隔离(增加 π 形滤波电路)。 控制电机等噪声器件,在 I/O 口与噪声源之间应加隔离(增加 π 形滤波电路)。

    (3 )注意晶振布线。晶振与单片机引脚尽量靠近,用地线把时钟区隔离起来,晶振外壳接地并固定。此措施可解决许多疑难问题。

    (4 )电路板合理分区,如强、弱信号,数字、模拟信号。尽可能把干扰源(如电机,继电器)与敏感元件(如单片机)远离。

    (5 )用地线把数字区与模拟区隔离,数字地与模拟地要分离,最后在一点接于电源地。 A/D D/A 芯片布线也以此为原则,厂家分配 A/D D/A 芯片 引脚排列时已考虑此要求。

    (6 )单片机和大功率器件的地线要单独接地,以减小相互干扰。 大功率器件尽可能放在电路板边缘。

7 )在单片机 I/O 口,电源线,电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器,屏蔽罩,可显著提高电路的抗干扰性能。

 

提高敏感器件的抗干扰性能

    提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声 的拾取,以及从不正常状态尽快恢复的方法。

  提高敏感器件抗干扰性能的常用措施如下:

    (1 )布线时尽量减少回路环的面积,以降低感应噪声。

    (2 )布线时,电源线和地线要尽量粗。除减小压降外,更重要的是降低耦合噪声。

    (3 )对于单片机闲置的 I/O 口,不要悬空,要接地或接电源。其它 IC 的闲置 端在不改变系统逻辑的情况下接地或接电源。

    (4 )对单片机使用电源监控及看门狗电路,如: IMP809 IMP706 IMP813 X25043 X25045  等,可大幅度提高整个电路的抗干扰性能。

    (5 )在速度能满足要求的前提下,尽量降低单片机的晶振和选用低速数字电路。

    (6 IC 器件尽量直接焊在电路板上,少用 IC 座。

 

软件方面:

 

  1、我习惯于将不用的代码空间全清成 “0” ,因为这等效于 NOP ,可在程序跑飞时归位;

    2、在跳转指令前加几个 NOP ,目的同 1

    3、在无硬件 WatchDog 时可采用软件模拟 WatchDog ,以监测程序的运行;

    4、涉及处理外部器件参数调整或设置时,为防止外部器件因受干扰而出错可定时将参数重新发送一遍,这样可使外部器件尽快恢复正确;

    5、通讯中的抗干扰,可加数据校验位,可采取 3 2 5 3 策略;

    6、在有通讯线时,如 I^2C 、三线制等,实际中我们发现将 Data 线、 CLK 线、 INH 线常态置为高,其抗干扰效果要好过置为低。

 

硬件方面:

    1、地线、电源线的部线肯定重要了!

    2、线路的去偶;

    3、数、模地的分开;

    4、每个数字元件在地与电源之间都要 104 电容;

    5、在有继电器的应用场合,尤其是大电流时,防继电器触点火花对电路的干扰,可在继电器线圈间并一 104 和二极管,在触点和常开端间接 472 电容,效果不错!

    6、为防 I/O 口的串扰,可将 I/O 口隔离,方法有二极管隔离、门电路隔离、光偶隔离、电磁隔离等;

    7、当然多层板的抗干扰肯定好过单面板,但成本却高了几倍。

    8、选择一个抗干扰能力强的器件比之任何方法都有效,我想这点应该最重要。因为器件天生的不足是很难用外部方法去弥补的,但往往抗干扰能力强的就贵些,抗干扰能力差的就便宜 .

2019-07-04 10:01:24 aqwtyyh 阅读数 111
  • 51单片机综合小项目-第2季第4部分

    本课程是《朱有鹏老师单片机完全学习系列课程》第2季第4个课程,也是51单片机学完之后的一个综合小项目,该项目运用了开发板上大多数外设设备,并将之结合起来实现了一个时间、温度显示以及报警功能、时间调整功能等单片机控制常见的功能,有一定代码量,需要一定调试技巧和编程能力来完成,对大家是个很好的总结和锻炼,并且能拓展项目经验。

    3408 人正在学习 去看看 朱有鹏

第三章 单片机硬件抗干扰经验

在研制带器的电子产品时,如何提高抗干扰能力和电磁兼容性?

3.1下面的系统要特别注意抗电磁干扰:

1、微控制器时钟频率特别高,总线周期特别快的系统。
  2、系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。
  3、含微弱模拟信号电路以及高精度A/D变换电路的系统。

3.2为系统的抗电磁干扰能力采取如下措施:

3.2.1选用频率低的微控制器

选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波,方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度,比基波小,但频率越高越发射出成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。

3.2.2减小信号传输中的畸变

微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右,输入电容10PF左右,输入阻抗相当高,高速CMOS电路的输出端都有相当的 带载能力,即相当大的输出值,将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,系统噪声。当 Tpd>Tr时,就成了一个传输线问题,考虑信号反射,阻抗匹配等问题。
  信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns。
  在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时间大致在4~20ns。也说,信号在印刷线路上的引线越短越好,最长不宜超过25cm。而且过孔数目也应尽量少,最好不多于2个。
  当信号的上升时间快于信号延迟时间,就要快电子学。要考虑传输线的阻抗匹配,对于一块印刷线路板上的集成块的信号传输,要避免出现Td>Trd的,印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则:
  信号在印刷板上传输,其延迟时间不应大于所用器件的标称延迟时间。

3.2.3减小信号线间的交叉干扰

A 点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点,A点信号的向前传输,到达B点后的信号反射和AB线的延 迟,Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点,AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的延迟时间的两倍,即2Td的 正脉冲信号。这信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关,与线间距离有关。当两信号线不是很长时,AB上看到的是两个脉冲的迭加。
  CMOS 工艺制造的微控制由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号,这种干扰就变 为不能容忍。如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的反面是大面积的地时,这种信号间的交叉干扰就会变小。原因是,大面积的地 减小了信号线的特性阻抗,信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。若AB线为一模 拟信号,要避免数字电路信号线CD对AB的干扰,AB线下方要有大面积的地,AB线到CD线的距离要大于AB线与地距离的2~3倍。局部屏蔽地,在有引结 的一面引线左右两侧布以地线。

3.2.4减小来自电源的噪声

电源在向系统提供能源的,也将其噪声加到所供电的电源上。电路中微控制器的复位线,中断线,以它控制线最受外界噪声的干扰。电网上的强干扰通过电源进入电路,即使电池供电的系统,电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。

3.2.5注意印刷线板与元器件的高频特性

在高频下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略,电感的分布电容不可忽略。电阻产生对高频信 号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。
  • 印刷线路板的过孔大约引起0.6pf的电容。
  • 一个集成电路本身的封装材料引入2~6pf电容。
  • 一个线路板上的接插件,有520nH的分布电感。一个双列直扦的24引脚集成电路扦座,引入4~18nH的分布电感。
  这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的;而对于高速系统予以特别注意。

3.2.6元件布置要合理分区

元件在印刷线路板上排列的要充分考虑抗电磁干扰问题,原则之一是各部件的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使间的信号耦合为最小。

3.2.7好接地线

印刷电路板上,电源线和地线最重要。克服电磁干扰,最主要的手段接地。
  对 于双面板,地线布置特别讲究,通过采用单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个返回 地线,这些都会聚到回电源的那个接点上,所谓单点接地。所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都汇集到接地点上来。与印刷线路板以 外的信号相连时,通常采用屏蔽电缆。对于高频和数字信号,屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆,一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。

3.2.8用好去耦电容。

好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时,每个集成电路的电源,地都要加一个去耦电 容。去耦电容有两个作用:一是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一旁路掉该器件的高频噪声。数字电路中典型的去耦电 容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也说对于10MHz以下的噪声有较好的去耦作用,对40MHz的噪声几 乎不起作用。
  1uf,10uf电容,并行共振频率在20MHz,去除高频率噪声的效果要好。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也这种电容。
每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。
  去耦电容值的选取并不严格,可按C=1/f计算;即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf都可以。
  3.3降低噪声与电磁干扰的经验。
  • 能用低速芯片就不用高速的,高速芯片用在关键地方。
  • 串一个电阻的办法,降低控制电路上下沿跳变速率。
  • 尽量为继电器等提供某种形式的阻尼。
  • 使用满足系统要求的最低频率时钟。
  • 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
  • 用地线将时钟区圈起来,时钟线尽量短。
  • I/O驱动电路尽量靠近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,用串终端电阻的办法,减小信号反射。
  • MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。
  • 闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 (10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
  • 印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远。
  • 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。
  • 时钟、总线、片选信号要远离I/O线和接插件。
  • 模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。
  • 对A/D类器件,数字部分与模拟部分宁可统一下也不要交叉。
  • 时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。
  • 元件引脚尽量短,去耦电容引脚尽量短。
  • 关键的线要尽量粗,并在两边加上保护地。高速线要短要直。
  • 对噪声敏感的线不要与大电流,高速开关线平行。
  • 石英晶体下面以及对噪声敏感的器件下面不要走线。
  • 弱信号电路,低频电路周围不要形成电流环路。
  • 信号都不要形成环路,如不可避免,让环路区尽量小。
  • 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
  • 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时,外壳要接地。

2019-09-12 11:00:50 qq_41899480 阅读数 17
  • 51单片机综合小项目-第2季第4部分

    本课程是《朱有鹏老师单片机完全学习系列课程》第2季第4个课程,也是51单片机学完之后的一个综合小项目,该项目运用了开发板上大多数外设设备,并将之结合起来实现了一个时间、温度显示以及报警功能、时间调整功能等单片机控制常见的功能,有一定代码量,需要一定调试技巧和编程能力来完成,对大家是个很好的总结和锻炼,并且能拓展项目经验。

    3408 人正在学习 去看看 朱有鹏

形成干扰的基本要素有三个:

(1)干扰源,指产生干扰的元件、设备或信号,用数学语言描述如下:du/dt,di/dt大的地方就是干扰源。如:雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。

(2)传播路径,指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。

(3)敏感器件,指容易被干扰的对象。如:A/D、D/A变换器,单片机,数字IC,弱信号等。

抗干扰设计的基本原则是:抑制干扰源,切断干扰传播路径,提高敏感器件的抗干扰性能。(类似于传染病的预防)

1、抑制干扰源

抑制干扰源就是尽可能的减小干扰源的du/dt,di/dt。这是抗干扰设计中最优先考虑和最重要的原则,常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。

抑制干扰源的常用措施如下:

(1)继电器线圈增加续流二极管,消除断开线圈时产生的干扰。仅加续流二极管会使继电器的断开时间滞后,增加稳压二极管后继电器在单位时间内可动作更多的次数。

(2)在继电器接点两端并接火花抑制电路(一般是RC,电阻一般选几K到几十K,电容选0.01uF),减小电火花影响。

(3)给电机加滤波电路,注意电容、电感引线要尽量短。

(4)电路板上每个IC要并接一个0.01μF~0.1μF高频电容,以减小IC对电源的影响。注意高频电容的布线,连线应靠近电源端并尽量粗短,否则,等于增大了电容的等效串联电阻,会影响滤波效果。

(5)布线时避免90度折线,减少高频噪。

(6)可控硅两端并接RC抑制电路,减小可控硅产生的噪声(这个噪声严重时可能会把可控硅击穿的)。

按干扰的传播路径可分为传导干扰和辐射干扰两类。

所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同,可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播,有时也可加隔离光耦来解决。电源噪声的危害最大,要特别注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般的解决方法是增加干扰源与敏感器件的距离,用地线把它们隔离和在敏感器件上加蔽罩。

2、切断干扰传播路径的常用措施如下

(1)充分考虑电源对单片机的影响。电源做得好,整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器,以减小电源噪声对单片机的干扰。比如,可以利用磁珠和电容组成π形滤波电路,当然条件要求不高时也可用100Ω电阻代替磁珠。

(2)如果单片机的I/O口用来控制电机等噪声器件,在I/O口与噪声源之间应加隔离(增加π形滤波电路)。控制电机等噪声器件,在I/O口与噪声源之间应加隔离(增加π形滤波电路)。

(3)注意晶振布线。晶振与单片机引脚尽量靠近,用地线把时钟区隔离起来,晶振外壳接地并固定。此措施可解决许多疑难问题。

(4)电路板合理分区,如强、弱信号,数字、模拟信号。尽可能把干扰源(如电机,继电器)与敏感元件(如单片机)远离。

(5)用地线把数字区与模拟区隔离,与模拟地要分离,最后在一点接于电源地。A/D、D/A芯片布线也以此为原则,厂家分配A/D、D/A芯片引脚排列时已考虑此要求。

(6)单片机和大的地线要单独接地,以减小相互干扰。大功率器件尽可能放在电路板边缘。

(7)在单片机I/O口,电源线,电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器,屏蔽罩,可显着提高电路的抗干扰性能。

3、提高敏感器件的抗干扰性能

提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取,以及从不正常状态尽快恢复的方法。

提高敏感器件抗干扰性能的常用措施如下:

(1)布线时尽量减少回路环的面积,以降低感应噪声。

(2)布线时,电源线和地线要尽量粗。除减小压降外,更重要的是降低耦合噪声。

(3)对于单片机闲置的I/O口,不要悬空,要接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。

(4)对单片机使用电源监控及看门狗电路,如:IMP809,IMP706,IMP813,X25043,X25045等,可大幅度提高整个电路的抗干扰性能。

(5)在速度能满足要求的前提下,尽量降低单片机的晶振和选用低速数字电路。

(6)IC器件尽量直接焊在电路板上,少用IC座。

接下来再说说在这方面的经验。

软件方面:

1、常将不用的代码空间全清成“0”,因为这等效于NOP,可在程序跑飞时归位;

2、在跳转指令前加几个NOP,目的同1;

3、在无硬件WatchDog时可采用软件模拟WatchDog,以监测程序的运行;

4、涉及处理外部器件参数调整或设置时,为防止外部器件因受干扰而出错可定时将参数重新发送一遍,这样可使外部器件尽快恢复正确;

5、通讯中的抗干扰,可加数据校验位,可采取3取2或5取3策略;

6、在有通讯线时,如I^2C、三线制等,实际中我们发现将Data线、CLK线、INH线常态置为高,其抗干扰效果要好过置为低。

硬件方面:

1、地线、电源线的部线肯定重要了!

2、线路的去偶;

3、数、模地的分开;

4、每个数字元件在地与电源之间都要104电容;

5、在有继电器的应用场合,尤其是大电流时,防继电器触点火花对电路的干扰,可在继电器线圈间并一104和二极管,在触点和常开端间接472电容,效果不错!

6、为防I/O口的串扰,可将I/O口隔离,方法有二极管隔离、门电路隔离、光偶隔离、电磁隔离等;

7、当然多层板的抗干扰肯定好过,但成本却高了几倍。

8、选择一个抗干扰能力强的器件比之任何方法都有效,这点应该最重要。

2006-03-22 20:20:00 ncdawen 阅读数 1700
  • 51单片机综合小项目-第2季第4部分

    本课程是《朱有鹏老师单片机完全学习系列课程》第2季第4个课程,也是51单片机学完之后的一个综合小项目,该项目运用了开发板上大多数外设设备,并将之结合起来实现了一个时间、温度显示以及报警功能、时间调整功能等单片机控制常见的功能,有一定代码量,需要一定调试技巧和编程能力来完成,对大家是个很好的总结和锻炼,并且能拓展项目经验。

    3408 人正在学习 去看看 朱有鹏
在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性?

一、下面的一些系统要特别注意抗电磁干扰:

1、微控制器时钟频率特别高,总线周期特别快的系统。

2、系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。

3、含微弱模拟信号电路以及高精度A/D变换电路的系统。

二、为增加系统的抗电磁干扰能力采取如下措施:

1、选用频率低的微控制器:

选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波,方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度,比基波小,但频率越高越容易发射出成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。

2、减小信号传输中的畸变

微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右,输入电容10PF左右,输入阻抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当大的输出值,将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,增加系统噪声。当 Tpd>Tr时,就成了一个传输线问题,必须考虑信号反射,阻抗匹配等问题。

信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间。

在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时间大致在4~20ns之间。也就是说,信号在印刷线路上的引线越短越好,最长不宜超过25cm。而且过孔数目也应尽量少,最好不多于2个
当信号的上升时间快于信号延迟时间,就要按照快电子学处理。此时要考虑传输线的阻抗匹配,对于一块印刷线路板上的集成块之间的信号传输,要避免出现Td>Trd的情况,印刷线路板越大系统的速度就越不能太快。

用以下结论归纳印刷线路板设计的一个规则:

信号在印刷板上传输,其延迟时间不应大于所用器件的标称延迟时间。

3、减小信号线间的交叉干扰:

A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点,由于A点信号的向前传输,到达B点后的信号反射和AB 线的延迟,Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点,由于AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的延迟时间的两倍,即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关,与线间距离有关。当两信号线不是很长时,AB上看到的实际是两个脉冲的迭加。

CMOS工艺制造的微控制由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号,这种干扰就变为不能容忍。如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的反面是大面积的地时,这种信号间的交叉干扰就会变小。原因是,大面积的地减小了信号线的特性阻抗,信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。若AB 线为一模拟信号,要避免数字电路信号线CD对AB的干扰,AB线下方要有大面积的地,AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地,在有引结的一面引线左右两侧布以地线。
4、减小来自电源的噪声

电源在向系统提供能源的同时,也将其噪声加到所供电的电源上。电路中微控制器的复位线,中断线,以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路,即使电池供电的系统,电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。

5、注意印刷线板与元器件的高频特性

在高频情况下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略,电感的分布电容不可忽略。电阻产生对高频信号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。

印刷线路板的过孔大约引起0.6pf的电容。

一个集成电路本身的封装材料引入2~6pf电容。

一个线路板上的接插件,有520nH的分布电感。一个双列直扦的24引脚集成电路扦座,引入4~18nH的分布电感。

这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的;而对于高速系统必须予以特别注意。

6、元件布置要合理分区

元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。

7、处理好接地线

印刷电路板上,电源线和地线最重要。克服电磁干扰,最主要的手段就是接地。

对于双面板,地线布置特别讲究,通过采用单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个返回地线,这些都会聚到回电源的那个接点上,就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时,通常采用屏蔽电缆。对于高频和数字信号,屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆,一端接地为好。

对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。

8、用好去耦电容。

好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对 40MHz以上的噪声几乎不起作用。
1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格,可按C=1/f计算;即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf之间都可以。

三、降低噪声与电磁干扰的一些经验。
能用低速芯片就不用高速的,高速芯片用在关键地方。
可用串一个电阻的办法,降低控制电路上下沿跳变速率。
尽量为继电器等提供某种形式的阻尼。
使用满足系统要求的最低频率时钟。
时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
用地线将时钟区圈起来,时钟线尽量短。
I/O驱动电路尽量靠近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。
MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。
闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 (10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。
单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。
时钟、总线、片选信号要远离I/O线和接插件。
模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。
对A/D类器件,数字部分与模拟部分宁可统一下也不要交叉。
时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。
元件引脚尽量短,去耦电容引脚尽量短。
关键的线要尽量粗,并在两边加上保护地。高速线要短要直。
对噪声敏感的线不要与大电流,高速开关线平行。
石英晶体下面以及对噪声敏感的器件下面不要走线。
弱信号电路,低频电路周围不要形成电流环路。
任何信号都不要形成环路,如不可避免,让环路区尽量小。
每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时,外壳要接地。
没有更多推荐了,返回首页