同步时钟_同步时钟和异步时钟的区别 - CSDN
精华内容
参与话题
  • 什么是时钟同步

    千次阅读 2010-04-25 20:13:00
    时钟同步是使收端的时钟频率与发端的时钟频率相同, 若收端时钟的获得采取定时钟提取的方式,即从接收到的信息码流中提取时钟成份,便可实现时钟同步。帧同步是保证收发两端相应各话路要对准。对于PCM30/32路系统,...

    时钟同步是使收端的时钟频率与发端的时钟频率相同, 若收端时钟的获得采取定时钟提取的方式,即从接收到的信息码流中提取时钟成份,便可实现时钟同步。

    帧同步是保证收发两端相应各话路要对准。

    对于PCM30/32路系统,由于发端偶帧TS0发帧同步码(奇帧TS0时隙发帧失步告警码),收端一旦识别出帧同步码,便可知随后的8位码为一个码字且是第一话路的,依次类推,便可正确接收每一路信号,即实现帧同步。

     

     

    数字通信系统要求接收端的时钟与发送端的时钟频率完全相同。

     

    展开全文
  • 1.何为同步时钟,何为异步时钟 当两个时钟间的相位是固定关系的,则可以称这两个时钟为同步时钟(synchronous clock)。一般同源,如由同一个MMCM or PLL产生的两个时钟可以称为同步时钟。因此可以将主时钟和与之...

    1.何为同步时钟,何为异步时钟

            当两个时钟间的相位是固定关系的,则可以称这两个时钟为同步时钟(synchronous clock)。一般同源,如由同一个MMCM or PLL产生的两个时钟可以称为同步时钟。因此可以将主时钟和与之对应的衍生时钟约束成同一个时钟组。

            无法判定两个时钟间相位时,则可以称这两个时钟为异步时钟(asynchronous clocks)。两个来自不同晶振的时钟,一定是异步时钟。通常情况下设计中不同的主时钟肯定是异步时钟,因此可以将这两个主时钟及其衍生时钟约束成不同的时钟组

    2.如何划分clk grop

            两个有分频关系的同源时钟 可以认为是同步时钟域,也可以认为是异步时钟域 认为是异步时钟域之后放在不同的clk group,clk domian之间需要异步处理,但不需要分析静态时序;

            如果作为同步时钟域,可以做异步处理也可以不做异步处理,做异步处理之后相应的时序路径设为falsePath可以不去分析sta。不做异步需要下SDC并由后端保证时序(调相位,设multicycle等)。之所以能作为同步时钟域是因为无论整数分频还是分数分频,同源时钟的相位都是固定的在时序处理时就可以固定调相位。

            异步时钟只能划分到不同的group,异步时钟域之间的信号不做sta分析

     

    3.参考链接

    这样的问题怎么加约束啊

    【 Vivado 】时钟组(Clock Groups)

    展开全文
  • 什么是源同步时钟

    2020-09-09 00:01:38
    针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为源同步时序系统。... 源同步时钟系统中,数据和源同步时钟信号是同步传输的,我们保证这两个信号的飞行时间完全一致,...

    针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为源同步时序系统。它最大的优点就是大大提升了总线的速度,在理论上信号的传送可以不受传输延迟的影响。

           该图是一个基本的源同步时钟系统的结构示意图。可以看到,驱动芯片在发送数据信号的同时也产生了选通信号(Strobe),而接收端的触发器由该选通信号脉冲控制数据的读取,因此,这个选通信号也可以称为源同步时钟信号。

            源同步时钟系统中,数据和源同步时钟信号是同步传输的,我们保证这两个信号的飞行时间完全一致,这样只要在发送端的时序是正确的,那么在接收端也能得到完全正确的序。整个系统在时序上的稳定性完全体现在数据和选通信号的匹配程度上,包括传输延迟的匹配,器件性能的匹配等等,只要两者条件完全相同,那么我们就可以保证系统的时序绝对正确,而对系统的最高时钟频率没有任何限制。

    当然,对于任何数据接收来说,一定的建立和保持时间都是必须满足的,源同步时钟系统也同样如此,主要体现在数据信号和选通信号之间的时序要求上。最理想的情况就是选通信号能在数据信号的中央部分读取,如图所示,这样才能保证最充分的建立和保持时间。

    为了保证选通信号和数据信号相对保持正确的时序,在源同步时钟系统中是通过驱动芯片内部的数字延时器件DLL来实现(见图),而不是通过PCB走线来控制,因为相比较而言,DLL器件能做到更为精确的延时,同时还可以受芯片电路控制,调节起来更为方便。

           和普通时钟系统相比,源同步总线在PCB布线的设计上反而更为方便,设计者只需要严格保证线长的匹配就行了,而不用太多的考虑信号走线本身的长度。当然,尽管源同步数据传输在理论上突破了频率的限制,但随着频率的提高,在控制Skew上也变得越来越困难,尤其是一些信号完整性因素带来的影响也越发显得突出,而且目前的高速系统设计中,往往综合应用了普通时钟和源同步时钟技术,比如对于地址/控制信号采用普通时钟总线,而高速的数据传输则是采用源同步总线。这些对于高速PCB设计分析人员来说是一个非常严峻的挑战。

    展开全文
  • 分布式系统时钟同步

    千次阅读 2013-06-01 17:58:02
    它适用于只有一支机器上有WWV 接收器,其他所有机器都要与那台机器同步的系统。 拥有WWV接受器的机器叫做时间服务器。 每台机器义不大于x/2p秒的周期定期向时间服务器发送消息询问当前时间,时间服务器收到消息后...

    本文是《分布式系统原理与范型》读书笔记

    集中式系统中,时间是明确的。

    1、Cristian算法

    它适用于只有一支机器上有WWV 接收器,其他所有机器都要与那台机器同步的系统。

    拥有WWV接受器的机器叫做时间服务器。

    每台机器义不大于x/2p秒的周期定期向时间服务器发送消息询问当前时间,时间服务器收到消息后就尽快发送含有当前时间的Cutc的消息应答。

    存在两个问题:

    a、时间不能倒退,如果发送者的时钟快,那么Cutc小鱼发送者请求的时间值C,不能简单地接受Cutc,需要逐渐改变,每次时钟中断,增加时间减少。

    类似,如果如果发送者时钟慢,则逐渐加快。

    b、从服务器发送的应答到发送者需要一定的时间,而且随着网络、服务器的负载,延迟的时间会改变。

    需要估计消息传递时间。

    2、Berkeley算法

    在Cristian算法中,服务器是被动的。

    在Berkeley算法中,服务器是主动地,它定期询问每台机器的时间,基于这些回答,让他计算出一个平均时间,并告诉其他机器讲它们的时钟拨快、或者拨慢,直到某个指定的减少量到达为止。

    3、平均值算法

    上面两中都是集中式算法。

    将时间划分为固定长度的间隔。在每次间隔开始处,每台机器根据自己的时钟广播当前时间(广播不同事发送),在一台机器发送了他的时间后,启动本地定时器接受在某个间隔S里收到的其他广播,所有广播到达后,执行一个算法从这些值中计算得到一个新的时间值。

    最简单的算法是:取其他机器值的平均值。

     

    PS:目前还不知道物理时钟同步的算法有用在什么系统中。孤陋寡闻了

     

    展开全文
  • 多异步时钟设计的同步浅谈

    千次阅读 2019-06-13 14:23:20
    设计纯粹的单时钟同步设计是一种奢侈品,很少有ASIC设计师知道。 大多数设计的ASIC都由多个异步时钟驱动,需要特殊的数据,控制信号和验证处理,以确保及时完成稳健的工作设计。
  • 简单理解时间同步时钟同步

    千次阅读 2019-10-16 14:49:05
    时钟同步和时间同步 先说一下基本概念:时钟同步是指频率同步;时间同步是指相位同步。(补充一下:相位同步的前提是频率必须同步,怕一些初入通信行业的小伙伴不太熟悉这两个概念。) 上图是频率同步时钟同步)...
  • 本文主要讲解如何通过Windows Server 2008搭建自己的时钟同步服务器,保证系统中各个服务器的时钟同步。 背景: 在上周五“博客无双”活动的奖品拍卖过程中,由于Web服务器与数据库服务器的时钟同步,造成竞拍...
  • /sbin/hwclock 用于同步硬件时钟系统的时间与 Linux操作系统时间. 查看当前硬件时钟系统时间的命令为 /sbin/hwclock --show 将硬件时钟系统时间同步到 Linux操作系统时间的命令为 /sbin/hwclock --...
  • IEEE 1588精确时钟同步协议的研究

    万次阅读 2016-11-22 15:22:43
    IEEE 1588精确时钟同步协议的研究 网址:http://www.dzsc.com/data/html/2011-8-24/93816.html 在分布式网络中,由于网络传输时延的不确定性,导致采用网络命令触发的同步精度差;同时,由于分布式网络...
  • FPGA源同步输入时序约束(一)

    千次阅读 2017-08-15 13:53:50
    fpga 源同步输入约束 时钟约束
  • Verilog基础知识(亚稳态和跨时钟域的同步电路)

    万次阅读 多人点赞 2018-08-13 15:35:19
    亚稳态 锁存器出现亚稳态 (1)在其中一个输入端输入的脉冲太短。 (2)两个端口输入同时有效,或两输入有效相差足够短。 (3)在使能输入的边缘处,...或被不同时钟域的时钟同步的信号。 亚稳态的处理方法 ...
  • 时钟同步的含义

    千次阅读 2010-02-25 09:46:00
    我们通常所说的时钟同步有两种,即频率同步和时间同步。 ●频率同步:维持各点的频率相同,它们可以是任意相位。由于不管相位,时钟设备在跟踪时钟源的过程中,只要调整本地时钟信号与时钟源频率相同即可,即会有...
  • FPGA源同步输出时序约束(一)

    千次阅读 2017-08-07 16:38:04
    同步输出 fpga
  • 同步以太网与时钟协议

    千次阅读 2017-12-14 20:54:37
    同步以太网
  • 用一个个的脉冲,来说明一个个数据的存在,这就是串行同步通信。 按照一定的时间间隔,传输一个个数据,这... 所以,同步通信时每个时钟都需要传输一位数据,而异步通信不是,是隔一段时间传输一个,不是每个脉冲。
  • 同步时序电路与异步时序电路,

    千次阅读 2018-08-01 15:46:56
     异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。  在这里我用D触发器来很明显的体现出同步和...
  • 一行数据包括:Hor Sync(行同步)、 Hor Back Porch(行消隐)、 Hor Active Video(行视频有效)和Hor Front Porch(行前肩);一场数据包括:Ver Sync(场同步)、 Ver Back Porch(场消隐)、 Ver Active Video...
  • 以太网的时钟同步(1588时钟)

    万次阅读 2011-09-09 21:42:14
    IEEE1588标准定义了一个在测量和自动化系统中的时钟同步协议。该协议特别适合于...IEEE1588定义了一个在测量和控制网络中,与网络交流、本地计算和分配对象有关的精确同步时钟的协议(PTP)。此协议并不是排外的,但
  • 本系列主要针对有限状态机进行分析和设计,其中主要包括两部分:时钟同步状态机的分析和时钟同步状态机的设计,预计会有五篇文章进行展开,其中介绍一篇,分析和设计分别有两篇,每一部分都会有相应的实例。...
  • 同步通信和异步通信区别

    千次阅读 2020-08-27 21:57:32
    1.同步通信要求接收端时钟频率和发送端时钟频率一致,发送端发送连续的比特流;异步通信时不要求接收端时钟和发送端时钟同步,发送端发送完一个字节后,可经过任意长的时间间隔再发送下一个字节。 2.同步通信效率...
1 2 3 4 5 ... 20
收藏数 94,125
精华内容 37,650
关键字:

同步时钟