订阅业界RSS CSDN首页> 业界

Valtrix和Codasip合作验证系统

发表于2021-03-29 19:55| 次阅读| 来源美通社| 0 条评论| 作者美通社

摘要:正确功能CPU构建和片上系统执行设计验证产品供应商Valtrix Systems和可定制RISC-V®嵌入式处理器IP领先供应商Codasip今天宣布,两家公司将合作验证基于RISC-V的系统。

印度班加罗尔和德国慕尼黑2021年3月29日 /美通社/ -- 正确功能CPU构建和片上系统执行设计验证产品供应商Valtrix Systems和可定制RISC-V®嵌入式处理器IP领先供应商Codasip今天宣布,两家公司将合作验证基于RISC-V的系统。

此次合作致力于将Valtrix STING产品添加到Codasip广泛的处理器验证方法中。STING的设计验证功能完美适用于验证处理器,因为它能够在多个待测设备环境中生成便携式自检激励信号,并且允许用户使用其测试激励编程架构来执行架构式和微架构式功能。

Valtrix首席执行官Shubhodeep Roy Choudhury表示:“复杂CPU和片上系统的执行在提交给最终用户之前需要进行彻底的验证。STING提供一种功能强大且经过充分验证的设计验证方法,用于测试RISC-V特性和扩展功能的架构合规性和功能正确性。我们非常自豪能与Codasip合作,利用STING为他们的工程团队提供验证需求支持。”

Codasip验证总监Philippe Luc表示:“Codasip通过进行严格的验证以确保其处理器IP产品的质量。Codasip在其验证战略中始终采用多种方法,与Valtrix合作和使用STING工具可为处理器激励提供另一种补充方式。STING采用市场上的一种独特方式进行测试,可帮助我们在产品发布前发现错误。”

Codasip综合使用Codasip Studio、内部工具和第三方工具进行处理器验证。例如,通过专用随机模式生成和定向测试,处理器可进行部件级验证。除内部程序生成器之外,架构测试还可用于最高层级。一致性检查工具可确保黄金参考和RTL之间的相同执行。同时,还采用形式技术来确保质量。使用此次合作中的Valtrix STING产品为Codasip的RISC-V处理器又增加了一级测试。

关于Valtrix的STING设计验证工具

STING是一个面向基于RISC-V的执行的设计验证平台。该平台可配置为生成便携式裸金属程序,包含自检架构式正确测试激励功能,然后可在模拟、FPGA原型、仿真或硅片上激活。有关Valtrix设计验证技术和产品的更多信息,请访问www.valtrix.in。

关于Codasip

Codasip提供领先的RISC-V处理器IP和高层级处理器设计工具,为IC设计人员提供RISC-V open ISA的所有优势,以及定制处理器IP的独特能力。作为RISC-V基金会的创始成员以及基于LLVM和GNU的处理器解决方案的长期供应商,Codasip致力于为嵌入式和应用处理器的开放标准贡献力量。Codasip成立于2014年,总部位于德国慕尼黑,目前在欧洲拥有研发中心,在全球均有销售代表。有关我们产品和服务的更多信息,请访问www.codasip.com。有关RISC-V的更多信息,请访问www.riscv.org。

【免责声明:CSDN本栏目发布信息,目的在于传播更多信息,丰富网络文化,稿件仅代表作者个人观点,与CSDN无关。其原创性以及中文陈述文字和文字内容未经本网证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本网不做任何保证或者承诺,请读者仅作参考,并请自行核实相关内容。凡注明为其他媒体来源的信息,均为转载自其他媒体,转载并不代表本网赞同其观点,也不代表本网对其真实性负责。您若对该稿件有任何怀疑或质疑,请立即与CSDN联系,我们将迅速给您回应并做处理。】


  • CSDN官方微信
  • 扫描二维码,向CSDN吐槽
  • 微信号:CSDNnews
程序员移动端订阅下载

微博关注

相关热门文章